[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，具备：

块解码器，包含读出节点；及

控制部；

所述块解码器包含：

第1晶体管，包含电连接于第1节点的第1端、及被供给第1电压的第2端；

第2晶体管，包含电连接于所述第1节点的第1端、及被供给与所述第1电压相等的第2电压的第2端；

第3晶体管，包含被供给比所述第1电压及所述第2电压大的第3电压的第1端、及电连接于第2节点的第2端；

第4晶体管，包含电连接于所述第1节点的第1端、及被输入与所述第3晶体管的栅极相同的信号的栅极，能够将所述第1节点与所述第2节点之间电连接，且具有与所述第3晶体管互不相同的极性；

第5晶体管，包含电连接于所述读出节点的第1端、及电连接于具有与所述第2节点相互反转的逻辑电平的第3节点的栅极；及

锁存电路，根据是否被置位而将所述第1晶体管切换为接通状态或断开状态；

所述控制部在使所述第2晶体管及所述第3晶体管为断开状态且使所述第4晶体管为接通状态的动作时，根据基于所述读出节点的电压的逻辑电平，判定所述锁存电路是否被置位。

2.根据权利要求1所述的半导体存储装置，其还具备：

存储单元晶体管，包含电连接于字线的栅极；及

传输晶体管，能够将从驱动器供给电压的配线与所述字线之间电连接，且包含电连接于所述块解码器的输出节点的栅极；且

所述块解码器还包含电平移位器，所述电平移位器包含电连接于所述第3节点的输入端、及电连接于所述输出节点的输出端。

3.根据权利要求2所述的半导体存储装置，其中

所述动作包含从所述存储单元晶体管读取数据的动作、对所述存储单元晶体管写入数据的动作、或从所述存储单元晶体管删除数据的动作。

4.根据权利要求2所述的半导体存储装置，其中

所述块解码器在所述动作时，将比施加到所述字线的第4电压大的第5电压输出至所述输出节点。

5.根据权利要求4所述的半导体存储装置，其中

所述块解码器输出所述第5电压的期间包含所述控制部进行所述判定的期间。

6.根据权利要求1所述的半导体存储装置，其中

所述锁存电路还包含第7晶体管，所述第7晶体管包含第1端、被供给比所述第3电压小的第6电压的第2端、及电连接于所述第3节点的栅极，所述第1端能够与电连接于所述第1晶体管的栅极的第4节点、及具有与所述第4节点相互反转的逻辑电平的第5节点分别电连接。

7.根据权利要求6所述的半导体存储装置，其中

所述半导体存储装置还具备第6晶体管，所述第6晶体管包含电连接于所述读出节点的第1端、及被供给第7电压的第2端，

所述第5晶体管还包含能够供给比所述第7电压小的第8电压的第2端，

所述控制部在所述动作时，

在所述读出节点的电压为所述第7电压的情况下，判定为所述锁存电路被置位，

在所述读出节点的电压为所述第8电压的情况下，判定为所述锁存电路未被置位。

8.根据权利要求1所述的半导体存储装置，其中

所述第5晶体管还包含第2端，所述第2端能够与电连接于所述第1晶体管的栅极的第4节点、及具有与所述第4节点相互反转的逻辑电平的第5节点分别电连接。

9.根据权利要求8所述的半导体存储装置，其中

所述半导体存储装置还具备：

第6晶体管，包含电连接于所述读出节点的第1端、及被供给第7电压的第2端；及

第7晶体管，包含电连接于所述读出节点的第1端、及被供给比所述第7电压小的第8电压的第2端；

所述控制部在所述动作时，

在所述读出节点的电压为所述第7电压的情况下，判定为所述锁存电路被置位，

在所述读出节点的电压为所述第5节点的电压的情况下，判定为所述锁存电路未被置位。