[发明专利]半导体装置及其制造方法

说明书

本发明的实施方式提供电极层的位置精度较高的半导体装置及其制造方法。本发明的实施方式的半导体装置具备：再配线层；多个凸块，设置在所述再配线层的第1面上；多个芯片，积层在所述再配线层的第2面上；及树脂构件，设置在所述第2面上，覆盖所述多个芯片。所述再配线层具有：绝缘层；配线，设置在所述绝缘层内；第1通孔，设置在所述绝缘层内，与所述配线连接；电极层，设置在所述绝缘层内，由与所述第1通孔的材料不同的金属材料形成，在所述第1面露出，且与所述第1通孔及所述凸块连接；及第2通孔，设置在所述绝缘层内，与所述配线及所述多个芯片连接。所述电极层与所述第2面的距离短于所述第1面与所述第2面的距离。

【相关申请案】

本申请案享有以日本专利申请案2018-34557号(申请日：2018年2月28日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

实施方式涉及半导体装置及其制造方法。

背景技术

自先前以来制造如下半导体装置，即，在印刷基板上积层多片存储器芯片，并利用树脂铸模。在印刷基板的下表面接合有凸块，经由该凸块将半导体装置安装于电子设备等。另一方面，近年来，由于要求半导体装置低矮化，因此提出有使用再配线层代替印刷基板的技术。再配线层通过半导体制程形成在支撑基板上，在再配线层上积层芯片之后将支撑基板除去。在再配线层的下表面上设置有电极层，且在该电极层接合有凸块。然而，除去支撑基板之后的再配线层容易产生翘曲，难以精度佳地形成电极层。

发明内容

实施方式提供电极层的位置精度较高的半导体装置及其制造方法。

实施方式的半导体装置具备：再配线层；多个凸块，设置在所述再配线层的第1面上；多个芯片，积层在所述再配线层的第2面上；及树脂构件，设置在所述第2面上，覆盖所述多个芯片。所述再配线层具有：绝缘层；配线，设置在所述绝缘层内；第1通孔，设置在所述绝缘层内，与所述配线连接；电极层，设置在所述绝缘层内，由与所述第1通孔的材料不同的金属材料形成，在所述第1面露出，且与所述第1通孔及所述凸块连接；及第2通孔，设置在所述绝缘层内，与所述配线及所述多个芯片连接。所述电极层与所述第2面的距离短于所述第1面与所述第2面的距离。

实施方式的半导体装置的制造方法具备如下步骤，即：在支撑基板上形成绝缘层、设置在所述绝缘层内且在所述绝缘层的下表面露出的多个第1通孔、设置在所述绝缘层内且与所述多个第1通孔连接的多个配线、及与所述配线连接且在所述绝缘层的上表面露出的多个第2通孔；在所述绝缘层上积层多个芯片，并且将所述多个芯片连接于所述第2通孔；在所述绝缘层上形成覆盖所述多个芯片的树脂构件；将所述支撑基板除去；通过对所述第1通孔的露出面进行蚀刻而在所述绝缘层的下表面形成凹部；在所述凹部内形成包含与所述第1通孔的材料不同的金属材料的电极层；及在所述电极层接合凸块。

附图说明

图1是表示实施方式的半导体装置的剖视图。

图2是表示实施方式的半导体装置的再配线层的一部分的局部放大剖视图。

图3(a)～(d)是表示实施方式的半导体装置的制造方法的剖视图。

图4(a)～(c)是表示实施方式的半导体装置的制造方法的剖视图。

图5(a)～(c)是表示实施方式的半导体装置的制造方法的剖视图。

图6(a)～(c)是表示实施方式的半导体装置的制造方法的剖视图。

图7(a)及(b)是表示实施方式的半导体装置的制造方法的剖视图。

图8是表示实施方式的半导体装置的制造方法的局部放大剖视图。

具体实施方式

以下对实施方式进行说明。