[发明专利]半导体装置及其制造方法在审
| 申请号: | 201810832374.8 | 申请日: | 2018-07-26 |
| 公开(公告)号: | CN110211943A | 公开(公告)日: | 2019-09-06 |
| 发明(设计)人: | 田嶋尚之;栗田洋一郎;下川一生 | 申请(专利权)人: | 东芝存储器株式会社 |
| 主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L21/56 |
| 代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 杨林勳 |
| 地址: | 日本*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 绝缘层 再配线层 通孔 半导体装置 电极层 配线 芯片 金属材料 配线连接 树脂构件 凸块连接 芯片连接 积层 凸块 制造 覆盖 | ||
1.一种半导体装置,其具备:
再配线层;
多个凸块,设置在所述再配线层的第1面上;
多个芯片,积层在所述再配线层的第2面上;及
树脂构件,设置在所述第2面上,覆盖所述多个芯片;且
所述再配线层具有:
绝缘层;
配线,设置在所述绝缘层内;
第1通孔,设置在所述绝缘层内,与所述配线连接;
电极层,设置在所述绝缘层内,由与所述第1通孔的材料不同的金属材料形成,在所述第1面露出,且与所述第1通孔及所述凸块连接;及
第2通孔,设置在所述绝缘层内,与所述配线及所述多个芯片连接;且
所述电极层与所述第2面的距离短于所述第1面与所述第2面的距离。
2.根据权利要求1所述的半导体装置,其中所述电极层的所述凸块侧的表面与所述第1面构成同一平面,或相对于所述第1面凹陷。
3.根据权利要求1或2所述的半导体装置,其中所述电极层包含贵金属。
4.根据权利要求1或2所述的半导体装置,其进而具备设置在所述第1面上且与所述配线连接的控制用芯片。
5.一种半导体装置的制造方法,其具备如下步骤,即:
在支撑基板上,形成绝缘层、设置在所述绝缘层内且在所述绝缘层的下表面露出的多个第1通孔、设置在所述绝缘层内且与所述多个第1通孔连接的多个配线、及与所述配线连接且在所述绝缘层的上表面露出的多个第2通孔;
在所述绝缘层上积层多个芯片,并且将所述多个芯片连接于所述第2通孔;
在所述绝缘层上形成覆盖所述多个芯片的树脂构件;
将所述支撑基板除去;
通过对所述第1通孔的露出面进行蚀刻而在所述绝缘层的下表面形成凹部;
在所述凹部内形成包含与所述第1通孔的材料不同的金属材料的电极层;及
在所述电极层接合凸块。
6.根据权利要求5所述的半导体装置的制造方法,其中形成所述电极层的步骤具有如下步骤,即,在所述第1通孔的露出面无电解镀覆所述金属材料。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810832374.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种芯片封装用的铜夹和芯片封装结构
- 下一篇:半导体器件及形成方法





