[发明专利]一种阵列基板的制备方法

说明书

本发明提供一种阵列基板的制备方法，包括衬底基板，其上依序制作出栅极、栅绝缘层和半导体层，然后在栅绝缘层和半导体层上沉积第二金属层并涂布光阻层，接着利用一道光罩制程形成源漏极，且使得光阻层在源漏极上还保留部分光阻区域，并待覆盖保护层后通过光阻剥离工艺剥离源漏极上所保留的部分光阻区域，以将源漏极上所保留的部分光阻上的保护层带走，形成过孔，再在保护层上形成像素电极通过过孔与源漏极实现电连通，从而节省了制作保护层通孔的一道光罩。实施本发明，通过在传统的阵列基板的制备工艺上节省含有曝光显影的工艺制程的数量来达到节省制作成本的目的。

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种阵列基板的制备方法。

背景技术

随着液晶显示技术的发展，显示屏幕的尺寸越来越大，传统采用的氢化非晶硅（a-Si:H）薄膜晶体管载流子迁移率不够高，不足以驱动大尺寸液晶显示面板。一般而言，铟镓锌氧化物（IGZO）薄膜晶体管载流子迁移率明显高于a-Si:H 薄膜晶体管，为了提升薄膜晶体管器件的充电率，IGZO半导体层逐渐取代a-Si:H半导体层，并应用于大尺寸液晶面板的设计。

然而，目前不管是制备含IGZO半导体层的阵列基板或含其它金属氧化物形成的半导体层的阵列基板，均需要对每一膜层进行沉积、曝光显影、蚀刻、剥离等工艺制程，但只要每一道工艺制程中含有曝光显影都会对工厂产能及物料带来很大的消耗，从而加大了制作成本。以底栅结构的阵列基板为例，一般需要5至6道含有曝光显影的工艺制程，而双栅结构的阵列基板则需要含有曝光显影的工艺制程会更多。因此，有必要对现有的阵列基板的制备工艺进行简化，通过节省含有曝光显影的工艺制程的数量来达到节省制作成本的目的。

发明内容

本发明实施例所要解决的技术问题在于，提供一种阵列基板的制备方法，通过在传统的阵列基板的制备工艺上节省含有曝光显影的工艺制程的数量来达到节省制作成本的目的。

为了解决上述技术问题，本发明实施例提供了一种阵列基板的制备方法，包括以下步骤：

步骤S11、提供一衬底基板；

步骤S12、在所述衬底基板上沉积第一金属层，并通过第一道光罩制程对所述第一金属层进行图案化，形成栅极；

步骤S13、在所述衬底基板及所述栅极上形成有栅绝缘层；

步骤S14、在所述栅绝缘层上沉积金属导电氧化物膜层，并通过第二道光罩制程对所述金属导电氧化物膜层进行图案化，形成半导体层；

步骤S15、在所述栅绝缘层和所述半导体层上沉积第二金属层，且在所述第二金属层涂布光阻层，并通过第三道光罩制程对所述光阻层进行灰阶曝光，使所述光阻层进行图案化，形成相互间隔的第一光阻区域和第二光阻区域；

步骤S16、通过蚀刻制程移除未被第一光阻区域和第二光阻区域覆盖的第二金属层，形成源漏极；

步骤S17、对所述第一光阻区域和第二光阻区域进行灰化处理，去除所述第一光阻区域，保留部分第二光阻区域；所述部分第二光阻区域对应欲形成像素电极；

步骤S18、在所述半导体层、源漏极以及所述部分第二光阻区域上形成有保护层；

步骤S19、通过光阻剥离工艺剥离所述部分第二光阻区域，以将所述部分第二光阻区域上的保护层带走，形成过孔；

步骤S20、在所述保护层上和所述源漏极上沉积透明导电膜，并通过第四道光罩制程对所述透明导电膜进行图案化，形成像素电极，所述像素电极通过所述过孔与所述源漏极连接。

其中，所述第二光阻区域包括中间部和位于中间部两侧的侧部，所述中间部的厚度高于侧部的厚度。

其中，所述步骤S17中对所述第二光阻区域进行灰化处理的步骤具体为去除所述侧部并减少所述中间部的厚度，保留部分第二光阻区域。