[发明专利]静电保护元件以及半导体装置

说明书

本发明提供能够更加有效地利用使用了绝缘用槽的半导体装置的功能，并且抑制因基板电位的变动而引起内部电路的误动作的、静电保护元件以及半导体装置。包括：第一导电型的基板；形成存在基板上的第二导电型的外延层；形成在外延层上的第一导电型的阱；包括形成在阱的内部的、漏极区域、与漏极区域隔开沟道区域所形成的源极区域以及在沟道区域上绝缘地形成的栅极的晶体管；形成为具有相对于漏极区域至少在与栅极的延伸方向平行的方向上分离预先决定的距离并对置的对置区域的第一导电型的阱接触区域。

技术领域

本发明涉及静电保护元件以及半导体装置，特别是涉及具有使用了绝缘用槽的元件分离结构的半导体装置中的静电保护元件以及使用了该静电保护元件的半导体装置。

背景技术

近年来，作为高耐压元件的元件分离技术，开发出STI(Shallow TrenchIsolation：浅沟道隔离)或DTI(Deep Trench Isolation：深沟道隔离)等使用了绝缘用槽(元件分离槽)的半导体装置。另一方面，伴随着半导体装置的微细化、高集成化，对静电保护元件要求抑制尺寸的增大，并提高ESD(ElectroStatic Discharge：静电释放)耐性。

作为与使用了DTI的静电保护元件有关的文献，例如列举专利文献1。在专利文献1所公开的ESD保护用晶体管中，构成为使栅极接地(Gate Grounded：GG)型NMOS晶体管的漏极区域与基板接触区域之间所形成的DTI比形成该漏极区域等的P型阱的厚度深并到达P型基板。在DTI的内侧配置有漏极、栅极、源极，在DTI的外侧配置有基板连接器。在专利文献1中，根据这样的结构，GGMOS晶体管的寄生BJT容易进行动作，提高ESD保护性能。

专利文献1：日本特开2003－258200号公报

然而，在专利文献1所涉及的ESD保护用晶体管中，虽然采用DTI，但在被施加ESD浪涌或闩锁效应脉冲等外部干扰时，经由Psub(P型基板)流动电流，所以存在Psub的电位有时变得不稳定这个问题。换句话说，由于经由基板接触流动因外部干扰引起的电流，所以存在与周边电路之间容易发生闩锁效应、或容易引起电路误动作这些缺点。即，存在不能充分有效地利用从周边电路的有效的分离这个DTI的功能这个课题。

发明内容

本发明鉴于以上那样的问题点，其目的在于提供能够更加有效地利用使用了绝缘用槽的半导体装置的功能，并且抑制因基板电位的变动而引起内部电路的误动作的、静电保护元件以及半导体装置。

本发明所涉及的静电保护元件包括：第一导电型的基板；第二导电型的外延层，形成在上述基板上；第一导电型的阱，形成在上述外延层上；晶体管，包括形成在上述阱的内部的、漏极区域、与上述漏极区域隔开沟道区域所形成的源极区域以及在沟道区域上绝缘地形成的栅极；以及第一导电型的阱接触区域，形成为具有相对于上述漏极区域至少在与上述栅极的延伸方向平行的方向上分离预先决定的距离并对置的对置区域。

另一方面，本发明所涉及的半导体装置包括：具有与外部的连接端子并进行预先决定的处理的内部电路；以及上述栅极以及上述源极区域接地且上述漏极区域与上述连接端子连接的上述的静电保护元件。

根据本发明，起到可以提供能够更加有效地利用使用了绝缘用槽的半导体装置的功能，并且抑制因基板电位的变动而引起内部电路的误动作的静电保护元件以及半导体装置这样的效果。

附图说明

图1是表示包括第一实施方式所涉及的静电保护元件的半导体装置的构成的一个例子的剖视图。

图2是包括第一实施方式所涉及的静电保护元件的半导体装置的结构的一个例子的俯视图。

图3(a)是说明第一实施方式所涉及的静电保护元件的连接以及作用的剖视图，图3(b)是表示第一实施方式所涉及的静电保护元件的半导体装置内部中的连接的电路图。