[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，具备：

第1存储器串，包含分别串联连接的第1选择晶体管、第1存储单元、第2存储单元、及第2选择晶体管；

第1字线，连接在所述第1存储单元的栅极；

第2字线，连接在所述第2存储单元的栅极；

第1选择栅极线，连接在所述第1选择晶体管的栅极；

第2选择栅极线，连接在所述第2选择晶体管的栅极；

控制电路，控制写入动作；

驱动电路，经由第1晶体管连接在所述第1字线，经由第2晶体管连接在所述第1选择栅极线，且经由第3晶体管连接在所述第2选择栅极线；

信号线，共用地连接在所述第1至第3晶体管的栅极；及

解码器电路，连接着所述信号线；且

所述控制电路在对所述第1存储单元的所述写入动作中，反复进行包含编程动作及编程验证动作的编程循环，在所述编程循环的所述反复结束之后，执行对所述第1及第2字线施加将所述第1及第2存储单元设为导通状态的第1电压，且对所述第1及第2选择栅极线施加将所述第1及第2选择晶体管设为导通状态的第2电压的第1动作；

所述控制电路在所述编程循环的所述反复结束之后，执行第2动作，并在执行所述第2动作之后执行所述第1动作，所述第2动作是对所述信号线施加将所述第1至第3晶体管设为导通状态的第3电压，并在施加所述第3电压之后对所述信号线施加将所述第1至第3晶体管设为断开状态的低于所述第3电压的第4电压。

2.根据权利要求1所述的半导体存储装置，其中

所述控制电路依次执行所述编程动作及所述第2动作。

3.根据权利要求1所述的半导体存储装置，其中

在对所述第1存储单元的所述写入动作中的所述编程验证动作中，对所述第1字线施加读出电压，对所述第2字线施加所述第1电压，且对所述第1及第2选择栅极线施加所述第2电压。

4.一种半导体存储装置，具备：

第1存储器串，包含分别串联连接的第1选择晶体管、第1存储单元、第2存储单元、及第2选择晶体管；

第1字线，连接在所述第1存储单元的栅极；

第2字线，连接在所述第2存储单元的栅极；

第1选择栅极线，连接在所述第1选择晶体管的栅极；

第2选择栅极线，连接在所述第2选择晶体管的栅极；

控制电路，控制写入动作；

第2存储器串，包含分别串联连接的第3选择晶体管、第3存储单元、第4存储单元、及第4选择晶体管；

第3选择栅极线，连接在所述第3选择晶体管的栅极；及

第4选择栅极线，连接在所述第4选择晶体管的栅极；且

所述控制电路在对所述第1存储单元的所述写入动作中，反复进行包含编程动作及编程验证动作的编程循环，在所述编程循环的所述反复结束之后，执行对所述第1及第2字线施加将所述第1及第2存储单元设为导通状态的第1电压，且对所述第1及第2选择栅极线施加将所述第1及第2选择晶体管设为导通状态的第2电压的第1动作，

所述第1字线连接在所述第3存储单元的栅极，

所述第2字线连接在所述第4存储单元的栅极，

在对所述第1存储单元的所述写入动作中，在所述编程循环的所述反复期间，所述第3及第4选择晶体管被设为断开状态，

在所述第1动作中，对所述第3选择栅极线及所述第4选择栅极线中的至少一个施加所述第2电压。

5.根据权利要求4所述的半导体存储装置，其中

在对所述第1存储单元的所述写入动作中的所述编程验证动作中，对所述第1字线施加读出电压，对所述第2字线施加所述第1电压，且对所述第1及第2选择栅极线施加所述第2电压。