[发明专利]一种引线框架及其超薄型小外形倒装封装件

说明书

本发明公开了一种引线框架及其超薄型小外形倒装封装件，属于微电子封装技术领域。其中引线框架包括若干呈矩阵式排列的引线框架单元，引线框架单元的内引脚设置为沙漏形排布，能够利用塑封料将芯片上的焊料凸点与内引脚上的电镀焊盘牢牢固定，减少热膨胀引力引起内引脚移动，导致电镀焊盘与内引脚接触不良的现象。应用该引线框架单元结合先进的倒装焊和3D堆叠封装技术取代传统的SOP/TSSOP封装技术，且采用可保证高可靠性的适配性工艺路线进行生产，可以得到电阻、电感和寄生电容值低，芯片内部阻性损耗和开关损耗小、发热量低的超薄型小外形倒装封装件，提高了高频封装产品的使用频率范围。

技术领域

本发明涉及微电子封装技术领域，具体涉及一种引线框架及其超薄型小外形倒装封装件，特别涉及一种引线框架及其超薄型小外形倒装堆叠封装件。

背景技术

小外形封装（Small Outline Package，SOP），是指外引脚从封装体两侧引出呈翼状的表面贴装器件，其封装结构分为嵌入式和外露式两种，引脚节距为1.27mm，并且衍生出带散热片的小尺寸封装（HSOP）、裸露焊盘的小外形封装（ESOP）、微小形封装（MSOP）、甚小外形封装（VSOP）、缩小型封装（SSOP）、薄的缩小型SOP封装（TSSOP）、裸露焊盘的薄的微小形封装（EMSOP）、裸露焊盘的薄的缩小型封装（ETSSOP）等封装结构。这些衍生封装结构的引脚节距为1.27-0.40mm。传统的SOP封装是通过打线键合（Wire-Bond，WB）的方式将晶圆芯片和封装体内部引脚连接起来，但打线键合所用键合线通常是18-38μm的金线、铜线或其它合金线，受其限制，这种封装体既不能通过太大的电流，也不能很好地进行热传导及信号输出，且该键合方式在超薄型堆叠封装中存在WB焊线外露、交缠及焊线高度空间不够的问题，极大地限制了该封装件的应用。倒装封装（Flip Chip，FC）是一种先进的微电子组装与封装技术，极大地降低了芯片的电阻、电感和寄生电容值，并减少了芯片内部的阻性损耗和开关损耗，应用频率高，可更好地降低发热量。该封装件具有失效率低、密度高、小型化、节省空间、成本较低等优点，并可缩短产品上市时间，降低投资风险。但该倒装封装形式只能用于带焊料凸点的芯片，且单一带焊料凸点的芯片之间不能进行堆叠封装，极大的限制了普通芯片的应用范围，且不利于堆叠封装产品的形成。

发明内容

本发明的目的是为了克服上述已有技术的缺陷，结合打线键合和倒装封装的优点，提供一种引线框架及其超薄型小外形倒装封装件，在满足超薄小外形封装要求的前提下改善封装产品的电学性能。

本发明的目的是通过以下技术方案实现的：一种引线框架，包括若干呈矩阵式排列的引线框架单元，引线框架单元中部为芯片安装区；该引线框架单元的内引脚呈沙漏形排布，内引脚上表面设有若干与芯片的焊料凸点相配合的电镀焊盘，内引脚远离电镀焊盘一端端部设有镀银层；引线框架单元外引脚上设有镀锡层，用于与外部线路电性连接。

上述引线框架单元的内引脚为8个，4个一组上下排布。

作为本发明引线框架的一个优选结构，该引线框架长228.29±5.00 mm，宽50.80±5.00mm，厚0.110-0.127 mm；包括384个引线框架单元，且该引线框架单元呈12排32列排布，标记为FC-SOP016L。该结构相对于其他长、宽、厚及引线框架单元排布形式的引线框架来说，既可以满足芯片FC封装，又可满足于芯片FC+WB混合堆叠封装，解决WB焊线高度空间不够的难题。如单个芯片厚度50-75μm，两芯片加上胶膜片厚度约为120-170μm，完全满足焊线封装的高度空间要求，降低了焊线难度。

本发明应用上述引线框架单元可形成倒装焊封装的超薄型小外形倒装封装件，该封装件厚度为0.80-1.40mm，其包括第一芯片和一上述的引线框架单元；其中，第一芯片设于芯片安装区，第一芯片的第一表面上设有若干焊料凸点，该焊料凸点与内引脚上表面的电镀焊盘一一对应接合，引线框架单元与第一芯片的第二表面外部包覆塑封体，外引脚暴露于塑封体之外。