[发明专利]一种时钟产生控制电路及控制系统

权利要求书

1.一种时钟产生控制电路，其特征在于：包括倍频电路和占空比电路，倍频电路的输出端与占空比电路的输入端连接；倍频电路将接收的外部输入信号处理为倍频信号，并将倍频信号发送给占空比电路；占空比电路对倍频信号进行校准并输出时钟信号。

2.根据权利要求1所述的时钟产生控制电路，其特征在于：所述倍频电路包括延时电路和异或门电路，延时电路的输入端接收外部输入信号、输出端与异或门的第一输入端连接；异或门的第二输入端接收外部输入信号、输出端输出倍频信号。

3.根据权利要求2所述的时钟产生控制电路，其特征在于：所述延时电路包括八个级联的反相电路。

4.根据权利要求1所述的时钟产生控制电路，其特征在于：所述占空比校准电路包括差分放大电路、反馈校准电路和第二反相器；倍频电路的输出端与差分放大电路的第一输入端连接、倍频电路的输出端还通过第二反相器与差分放大电路的第二输入端连接；差分放大电路的输出端与反馈校准电路的输入端连接；反馈校准电路的输出端与差分放大电路的可控电流源负载相连接，从而通过反馈校准电路将输出的时钟信号反馈给差分放大电路来控制可控电流源负载的工作状态。

5.根据权利要求4所述的时钟产生控制电路，其特征在于：所述差分放大电路包括第一NOMS管、第二NOMS管、第三NOMS管、第四NOMS管、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管；

其中，第三NMOS管的栅极输入第一外部输入信号，第三NMOS管的源极接地，第一NMOS管的源极、第二NMOS管的源极均与第三NMOS管的漏极连接；

倍频信号接入第一NMOS管的栅极，并且由第一NMOS管漏极输出到第二PMOS管的漏极和栅极，进而为第二PMOS管提供电流源；

倍频信号通过第二反相器接入第二NMOS管的栅极，并且由第二NMOS管漏极输出到第三PMOS管的漏极和栅极，进而为第三PMOS管提供电流源；

第一PMOS管的栅极、第四PMOS管的栅极均与反馈校准电路的输出端连接；第一NMOS管的漏极、第二PMOS管的栅极、第二PMOS管的漏极均与第一PMOS管的漏极连接；第二NMOS管的漏极、第三PMOS管的栅极、第三PMOS管的漏极均与第四PMOS管的漏极连接；第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管的源极均连接到外部电源上；第三PMOS管的漏极与反馈校准电路的输入端连接。

6.根据权利要求4所述的时钟产生控制电路，其特征在于：所述反馈校准电路包括低通滤波器、比较器和第一反相器；第一反相器的输入端与差分放大电路的输出端连接；低通滤波器的输入端与第一反相器的输出端连接、低通滤波器的输出端与比较器的反相输入端连接，比较器的同相输入端接收外部参考信号，比较器的输出端与差分放大电路的输入端连接。

7.如权利要求6所述的时钟产生控制电路，其特征在于：低通滤波器为三阶低通滤波器；其中三阶低通滤波器包括第一电阻、第二电阻、第三电阻、第一电容、第二电容和第三电容，第一电阻和第一电容组成第一低通滤波器、第二电阻和第二电容组成第二低通滤波器、第三电阻和第三电容组成第三低通滤波器；第一低通滤波器、第二低通滤波器以及第三低通滤波器级联成三阶低通滤波器。

8.一种时钟产生控制系统，其特征在于：包括多个如权利要求1-7中任一项所述的时钟产生控制电路；其中，每个时钟产生控制电路的输入端接收外部输入信号或前一个时钟产生控制电路输出的时钟信号；每个时钟产生控制电路均输出相应倍频的时钟信号。