[发明专利]一种时钟产生控制电路及控制系统

说明书

本发明公开了一种时钟产生控制电路，包括倍频电路和占空比电路，倍频电路的输出端与占空比电路的输入端连接；倍频电路将接收的外部输入信号处理为倍频信号，并将倍频信号发送给占空比电路；占空比电路将倍频信号校准后输出时钟信号。本发明通过相对独立的倍频电路和占空比电路来实现对时钟信号的扩频以及校准，进而输出连续的时钟信号；同时本发明电路设计简单、功耗更低。本发明还提供了一种时钟产生控制系统。

技术领域

本发明涉及时钟产生电路，尤其涉及一种带有时钟占空比校准的时钟产生控制的电路及控制系统。

背景技术

目前，现有集成电路的工作频率很高，通常能达到几百MHz，甚至达到GHz，10GHz。工作频率直接体现在时钟上，普通的晶体振荡器只能提供几十MHz的时钟，需要通过专门的电路将低速时钟转换为高速时钟。而传统的做法是用频率综合器来实现，而频率综合器的结构复杂，包括压控振荡器、分频器、电荷泵、低通滤波器、鉴频鉴相器等等各种器件，其设计难度较大，并且功耗也比较大，而且其输出的频率不是连续的，而是离散的。

发明内容

为了克服现有技术的不足，本发明的目的之一在于提供一种时钟产生控制电路，其能够解决现有技术中时钟产生电路结构复杂、设计难度大，而且产生的频率不是连续等的问题。

本发明的目的之二在于提供一种时钟产生控制系统，其能够解决现有技术中时钟产生电路结构复杂、设计难度大，而且产生的频率不是连续等的问题

本发明的目的之一采用如下技术方案实现：

一种时钟产生控制电路，包括倍频电路和占空比电路，倍频电路的输出端与占空比电路的输入端连接；倍频电路将接收的外部输入信号处理为倍频信号，并将倍频信号发送给占空比电路；占空比电路对倍频信号进行校准并输出时钟信号。

进一步地，所述倍频电路包括延时电路和异或门电路，延时电路的输入端接收外部输入信号、输出端与异或门的第一输入端连接；异或门的第二输入端接收外部输入信号、输出端输出倍频信号。

进一步地，所述延时电路包括八个级联的反相电路。

进一步地，所述占空比校准电路包括差分放大电路、反馈校准电路和第二反相器；倍频电路的输出端与差分放大电路的第一输入端连接、倍频电路的输出端还通过第二反相器与差分放大电路的第二输入端连接；差分放大电路的输出端与反馈校准电路的输入端连接；反馈校准电路的输出端与差分放大电路的可控电流源负载相连接，从而通过反馈校准电路将输出的时钟信号反馈给差分放大电路来控制可控电流源负载的工作状态。

进一步地，所述差分放大电路包括第一NOMS管、第二NOMS管、第三NOMS管、第四NOMS管、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管；

其中，第三NMOS管的栅极输入第一外部输入信号，第三NMOS管的源极接地，第一NMOS管的源极、第二NMOS管的源极均与第三NMOS管的漏极连接；

倍频信号接入第一NMOS管的栅极，并且由第一NMOS管漏极输出到第二PMOS管的漏极和栅极，进而为第二PMOS管提供电流源；

倍频信号通过第二反相器接入第二NMOS管的栅极，并且由第二NMOS管漏极输出到第三PMOS管的漏极和栅极，进而为第三PMOS管提供电流源；

第一PMOS管的栅极、第四PMOS管的栅极均与反馈校准电路的输出端连接；第一NMOS管的漏极、第二PMOS管的栅极、第二PMOS管的漏极均与第一PMOS管的漏极连接；第二NMOS管的漏极、第三PMOS管的栅极、第三PMOS管的漏极均与第四PMOS管的漏极连接；第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管的源极均连接到外部电源上；第三PMOS管的漏极与反馈校准电路的输入端连接。