[发明专利]一种基于MCU和FPGA的双芯片加载方法

说明书

本发明公开了一种基于MCU和FPGA的双芯片加载方法，所述方法用于对具有第一芯片、第二芯片和单个固件程序存储装置的系统进行双芯片加载，所述第一芯片和所述第二芯片之间具有时钟和数据通信连接，所述第一芯片和第二芯片与所述固件程序存储装置通信连接。本发明的加载方法使得读出的数据可以分别进入MCU和FPGA，只要在配置FPGA的时候保证了其配置时序即可配置成功。这种加载方案减少了启动配置的时间降低了对于内存大小的依赖。

技术领域

本发明涉及电子领域，具体涉及一种基于MCU和FPGA的双芯片加载方法。

背景技术

在工业应用中，为了保证设备的稳定可靠运行，往往需要双芯片控制。

嵌入式主芯片的加载程序通常从FLASH的0地址开始，将指定长度的数据加载到RAM，然后开始运行程序。对于双芯片的启动加载，通常有两种方式：方案1，每个主芯片都单独外挂一个FLASH，每个芯片都从自己的FLASH的0地址开始读取程序；方案2，选择一个芯片作为启动芯片，当该芯片程序运行起来后，再由该芯片读取另一芯片的程序到内存，然后配置加载另一芯片。

现有方案1的缺点在于两个FLASH芯片增加了成本，增加了升级方案的难度，增加了PCB板的大小，导致成本高、维护困难。现有方案2的缺点在于加载启动速度慢，依赖内存空间比较大，其中的主芯片必须具有足够的内存空间，以便临时缓存辅助芯片的加载程序。

发明内容

针对现有技术的不足，本发明提供了一种双芯片启动方案，采用单FLASH保存双芯片的程序。通常情况下，如果简单地采用单Flash双芯片的方式在进行芯片启动加载时会遇到较大的问题，因为当芯片为主动加载启动时，需要从FLASH的0地址开始读取程序启动，然而二者之间的程序是彼此不同的，因此必须配置一个芯片为主芯片，主芯片从FLASH的0地址启动，主芯片启动后，由主芯片缓存从芯片的程序，并负责从芯片的启动加载，从而实现双芯片启动。然而，这种启动方式无疑是加长了启动的时间，在对于即插即用设备时，启动时间显得尤为重要。

而本发明采用了一种特殊的连接构造以及加载方法，解决了这一问题。

具体而言，本发明提供了一种基于MCU和FPGA的双芯片加载方法，其特征在于，所述方法用于对具有第一芯片、第二芯片和单个固件程序存储装置的系统进行双芯片加载，所述第一芯片和所述第二芯片之间具有时钟和数据通信连接，所述第一芯片和第二芯片与所述固件程序存储装置通信连接，所述方法包括：

步骤S1、启动所述第一芯片；

步骤S2、由所述第一芯片发出复位命令对所述第二芯片进行复位；

步骤S3、由所述第一芯片向所述固件程序存储装置发出读取命令；

步骤S4、所述第一芯片暂停SPI操作；

步骤S5、所述第二芯片复位完成后，进行预定时间的延时；

步骤S6、由所述第一芯片向所述固件程序存储装置和所述第二芯片发出时钟信号，由所述第二芯片进行固件程序读取和加载操作；

步骤S7、判断固件程序读取是否完成，若完成则进行下一步，否则继续读取；

步骤S8、由所述第一芯片额外发出8个时钟；

步骤S9、查询第二芯片产生的DONE信号，查询到后，第二芯片加载成功。

在一种实现方式中，所述第一芯片为MCU，所述第二芯片为FPGA。

在另一种实现方式中，所述第一芯片为CYUSB3014，所述第二芯片为Spartan-6。

在另一种实现方式中，所述MCU通过SPI的四个管脚：CS、MOSI、MISO、CLK与FLASH相连，所述FPGA的CCLK和DIN分别与MCU端的CLK和MISO相连。