[发明专利]一种基于MCU和FPGA的双芯片加载方法

权利要求书

1.一种基于MCU和FPGA的双芯片加载方法，其特征在于，所述方法用于对具有第一芯片、第二芯片和单个固件程序存储装置的系统进行双芯片加载，所述第一芯片和所述第二芯片之间具有时钟和数据通信连接，所述第一芯片和第二芯片与所述固件程序存储装置通信连接，所述FPGA的CCLK和DIN分别与MCU端的CLK和MISO相连，所述方法包括：

步骤S1、利用所述第一芯片中固化的引导程序启动所述第一芯片，引导程序运行后，从FLASH的0地址读取其自身的固件程序，当程序正确校验通过后，先行启动运行；

步骤S2、由所述第一芯片发出复位命令对所述第二芯片进行复位；

步骤S3、由所述第一芯片向所述固件程序存储装置发出读取命令；

步骤S4、所述第一芯片暂停SPI操作；

步骤S5、所述第二芯片复位完成后，进行预定时间的延时；

步骤S6、由所述第一芯片向所述固件程序存储装置和所述第二芯片发出时钟信号，由所述第二芯片进行固件程序读取和加载操作；

步骤S7、判断固件程序读取是否完成，若完成则进行下一步，否则继续读取；

步骤S8、由所述第一芯片额外发出8个时钟；

步骤S9、查询第二芯片产生的DONE信号，查询到后，第二芯片加载成功。

2.根据权利要求1所述的双芯片加载方法，其特征在于，所述第一芯片为MCU，所述第二芯片为FPGA。

3.根据权利要求2所述的双芯片加载方法，其特征在于，所述第一芯片为CYUSB3014，所述第二芯片为Spartan-6。

4.根据权利要求2所述的双芯片加载方法，其特征在于，所述MCU通过SPI的四个管脚：CS、MOSI、MISO、CLK与FLASH相连。

5.根据权利要求2所述的双芯片加载方法，其特征在于，所述步骤S5中的预定时间的延时为5ms。

6.根据权利要求2所述的双芯片加载方法，其特征在于，所述方法还包括在所述第二芯片启动时，其DIN管脚作为程序加载数据的输入管脚，在所述第一芯片和所述第二芯片启动后，所述第二芯片的DIN管脚改变其数据输送方向为输出。

7.根据权利要求2所述的双芯片加载方法，其特征在于，所述第一芯片和所述第二芯片运行时，所述第一芯片的CS_FPGA、MOSI、CLK以及所述第二芯片的DIN四个管脚组成以所述第一芯片为主的SPI控制接口。