[发明专利]半导体器件的制造方法

说明书

本发明提供了一种半导体器件的制造方法，包括：提供一前端结构，所述前端结构包括衬底，位于所述衬底上的字线，位于所述衬底上且分列于所述字线两侧的控制栅，位于所述控制栅上的字线侧墙，所述字线侧墙暴露出部分所述控制栅；以所述字线侧墙为掩膜刻蚀所述控制栅；以及在暴露出的所述控制栅的侧壁形成一保护层。本发明提供的通过在暴露出的控制栅的侧壁形成一保护层，及时将控制栅暴露在空气中的部分保护起来。避免了控制栅的侧壁因长时间暴露在空气中而与控制栅刻蚀后产生化学物质发生反应，破坏控制栅结构，进而解决了半导体器件擦除失败以及测试失败的问题，提高了半导体器件的质量。

技术领域

本发明涉及半导体制造领域，尤其是涉及一种半导体器件的制造方法。

背景技术

随着集成电路器件性能的不断提高和技术的飞速发展，对半导体制造工艺条件的要求也越来越严格。业界大多采用等待时间(Q-Time)控制来避免关键工艺步骤在制造过程中因等候时间过长而受到洁净室环境的影响。

在微芯片的制作过程中等待时间(Q-time)和芯片中控制栅电压的最大值、控制栅电压的范围以及晶圆芯片测试有很大的联系。目前，在半导体器件的制造过程中，存在微芯片擦除失败和一些微芯片在晶圆收允测试中出现控制栅电压过大，不符合测试标准的现象，导致生产出的微芯片出现低质量的问题。

发明内容

本发明的目的在于提供一种半导体器件的制造方法，以解决现有方法中因微芯片擦除失败和晶圆收允测试失败导致的微芯片低质量的问题。

为了达到上述目的，本发明提供了一种半导体器件的制造方法，包括以下步骤：

提供一前端结构，所述前端结构包括衬底，位于所述衬底上的字线，位于所述衬底上且分列于所述字线两侧的控制栅，位于所述控制栅上的字线侧墙，所述字线侧墙暴露出部分所述控制栅；

以所述字线侧墙为掩膜刻蚀所述控制栅；以及

在暴露出的所述控制栅的侧壁形成一保护层。

可选的，所述前端结构还包括分列于所述字线两侧的介电层，所述控制栅位于所述介电层上；在形成所述保护层之前还包括：刻蚀所述介电层，并保留所述介电层的一部分。

可选的，所述介电层为ONO叠层，在刻蚀完所述ONO叠层中的氮化硅层后，在所述暴露出的所述控制栅的侧壁形成一保护层。

可选的，采用快速氧化的工艺形成所述保护层。

可选的，所述快速氧化的工艺参数包括：形成所述保护层所需的时间范围为10～15秒。

可选的，所述快速氧化的工艺参数包括：形成的所述保护层的厚度范围为3～8埃。

可选的，所述快速氧化的工艺参数包括：形成所述保护层的温度条件为800～900度。

可选的，形成的所述保护层所需的时间范围为10～15秒。

可选的，形成的所述保护层的厚度范围为3～8埃。

可选的，在温度条件为800～900度时，形成所述保护层。

可选的，所述保护层为氧化层。

可选的，所述控制栅为高掺杂磷多晶硅。

可选的，所述高掺杂磷非晶多晶硅的掺杂浓度范围为2.0E20～6.0E20。

可选的，刻蚀所述控制栅采用的刻蚀剂包括氢溴酸气体、氯气和四氟化碳气体。

可选的，刻蚀所述控制栅后产生副产物，所述副产物中包含氟、氯和氢溴酸。

可选的，在所述在暴露出的所述控制栅的侧壁形成一保护层的步骤之后还包括：在形成的整个结构表面沉积一介质层。