[发明专利]动态随机存取存储器及其操作方法

说明书

本公开提供一种动态随机存取存储器(Dynamic Random Access Memory，DRAM)及其操作方法。该动态随机存取存储器包括一存储器阵列、一温度感测器及一控制元件。该温度感测器经配置以感测该动态随机存取存储器的一温度。该控制元件经配置以基于该存储器阵列的一保留能力来调整一感测频率以得到一调整感测频率，且根据该调整感测频率来启动该温度感测器。

本公开主张2017/12/22申请的美国临时申请案第62/609,618号及2018/02/20申请的美国正式申请案第15/900,298号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。

技术领域

本公开关于一种动态随机存取存储器(Dynamic Random Access Memory，DRAM)及其操作方法，特别涉及一种动态随机存取存储器的温度感测的管理。

背景技术

动态随机存取存储器是一种随机存取存储器的形态。该种形态的随机存取存储器将每个位元的数据存储在单独的电容器中。最简单的DRAM单元包括单个N型金属氧化物半导体(n-type metal-oxide-semiconductor，NMOS)晶体管和单个电容器。如果电荷存储在电容器中，则根据所使用的惯例，该单元被称为存储逻辑高。如果不存在电荷，则称该单元存储逻辑低。由于电容器中的电荷随时间消耗，因此DRAM系统需要额外的更新电路来周期性地更新存储在电容器中的电荷。由于电容器只能存储非常有限的电荷量，为了快速区分逻辑1和逻辑0之间的差异，通常每个位元使用两个位元线(bit line，BL)，其中位元线对的第一个被称为位线真数(bit line true，BLT)，另一个则称为位元线补数(bit linecomplement，BLC)。单个NMOS晶体管的栅极则由字元线(word line，WL)予以控制。

上文的「现有技术」说明仅是提供背景技术，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本公开的任一部分。

发明内容

本公开提供一种动态随机存取存储器(DRAM)。该动态随机存取存储器包括一存储器阵列、一温度感测器及一控制元件。该温度感测器经配置以感测该DRAM的一温度。该控制元件经配置以基于该存储器阵列的一保留能力调整一感测频率以得到一调整感测频率，且根据该调整感测频率启动该温度感测器。

在一些实施例中，该控制元件更经配置以基于该温度调整该感测频率。

在一些实施例中，该控制元件更经配置以因应一事件将该感测频率调整为一第一感测频率，其中在该事件中，该温度满足一临界温度。

在一些实施例中，该控制元件更经配置以因应一事件将该感测频率调整为一第二感测频率，其中在该事件中，该温度不满足该临界温度。

在一些实施例中，该控制元件更经配置以基于该存储器阵列的一自更新操作的一更新率来调整该感测频率。

在一些实施例中，该控制元件更经配置以因应一事件将该感测频率调整为一第一感测频率，其中在该事件中，该更新率满足一临界更新率。

在一些实施例中，该控制元件更经配置以因应一事件将该感测频率调整为一第二感测频率，其中在该事件中，该更新率不满足该临界更新率。

在一些实施例中，该控制元件更经配置以，基于该温度及该存储器阵列的一自更新操作的一更新率之两者来调整该感测频率。

在一些实施例中，该控制元件更经配置以，基于该温度以一粗调方式调整该感测频率，以及基于该更新率以一微调方式调整该感测频率。

在一些实施例中，该动态随机存取存储器还包括由该控制元件控制的一开关。该控制元件经配置以，通过根据该调整感测频率改变开关的一导通状态的方式，以启动该温度感测器。