[发明专利]一种CPLD及存储控制器电路

说明书

本发明公开了一种CPLD，包括：低管脚数LPC模块，用于接收并解析集成南桥PCH输出的PCH数据；第一存储模块，用于存储PCH数据；通用异步收发传输器UART发送模块，用于输出PCH数据。可见，在实际应用中，通过对存储控制器上的CPLD进行设计，使CPLD实现SUPER I/O芯片的功能，为存储控制器节省了一个SUPER I/O的成本，从而使存储控制器电路的物料成本控制达到最优。本发明还公开了一种存储器控制电路，具有上述有益效果。

技术领域

本发明涉及存储控制器领域，特别是涉及一种CPLD及存储控制器电路。

背景技术

存储控制器的电路应用参照图1所示，包括PCH芯片，Super I/O芯片和接头，其数据流向为：PCH(Platform Controller Hub，集成南桥)将BI/OS(Basic Input OutputSystem，基本输入输出系统)的打印LOG信息通过LPC(Low Pin Count，低管脚数)总线送出，Super I/O芯片接收到LPC总线送出的数据后，在其内部处理，然后将该数据在UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)接口上输出，外部管理人员可以使用个人电脑连接此接头，获取PCH输出的信息。

Super I/O芯片的内部逻辑框图参照图2所示，Super I/O芯片以LPC总线作为逻辑输入，将LPC转换为各种常用总线接口输出。输出接口有UART、SMBUS(System ManagementBus,系统管理总线)、GPI/O(General Purpose Input\Output，通用输入\输出)、PS2键盘、PS2鼠标等等。但是，在存储控制器的电路应用中，只使用到了上述输出接口中的UART接口，导致Super I/O芯片的功能仅有很小的一部分得到使用，大部分功能未得到使用，资源浪费严重，从而导致电路的物料成本控制不能做到最优。

因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种CPLD，为存储控制器节省了一个SUPER I/O的成本，从而使存储控制器电路的物料成本控制达到最优；本发明的另一目的是提供一种包括上述CPLD的存储器控制电路。

为解决上述技术问题，本发明提供了一种CPLD，包括：

低管脚数LPC模块，用于接收并解析集成南桥PCH输出的PCH数据；

第一存储模块，用于存储所述PCH数据；

通用异步收发传输器UART发送模块，用于输出所述PCH数据。

优选的，该CPLD还包括：

UART接收模块，用于接收并解析主机输出的主机数据；

第二存储模块，用于存储所述主机数据；

所述LPC模块，还用于将所述主机数据输出至所述PCH。

优选的，所述第一存储模块和所述第二存储模块均为先进先出FIFO Databuf模块。

优选的，所述接收集成南桥PCH输出的PCH数据的过程具体为：

通过Lclk信号线和/或Lreset信号线和/或Lframe信号线和/或DO：D3信号线和/或SERIRQ信号线接收集成南桥PCH输出的PCH数据。

优选的，所述接收主机输出的主机数据的过程具体为：

通过UART_RX信号线接收主机输出的主机数据；

相应的，所述输出所述PCH数据的过程具体为：

通过UART_TX信号线输出所述PCH数据。