[发明专利]一种CPLD及存储控制器电路在审
| 申请号： | 201810797697.8 | 申请日： | 2018-07-19 |
| 公开（公告）号： | CN109062828A | 公开（公告）日： | 2018-12-21 |
| 发明（设计）人： | 江博 | 申请（专利权）人： | 郑州云海信息技术有限公司 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 罗满 |
| 地址： | 450018 河南省郑州市*** | 国省代码： | 河南;41 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 存储控制器电路 存储控制器 通用异步收发传输器 存储器控制电路 存储模块 发送模块 物料成本 输出 管脚 南桥 解析 存储 应用 | ||
1.一种CPLD，其特征在于，包括：
低管脚数LPC模块，用于接收并解析集成南桥PCH输出的PCH数据；
第一存储模块，用于存储所述PCH数据；
通用异步收发传输器UART发送模块，用于输出所述PCH数据。
2.根据权利要求1所述的CPLD，其特征在于，该CPLD还包括：
UART接收模块，用于接收并解析主机输出的主机数据；
第二存储模块，用于存储所述主机数据；
所述LPC模块，还用于将所述主机数据输出至所述PCH。
3.根据权利要求1所述的CPLD，其特征在于，所述第一存储模块和所述第二存储模块均为先进先出FIFO Databuf模块。
4.根据权利要求1-3任意一项所述的CPLD，其特征在于，所述接收集成南桥PCH输出的PCH数据的过程具体为：
通过Lclk信号线和/或Lreset信号线和/或Lframe信号线和/或DO：D3信号线和/或SERIRQ信号线接收集成南桥PCH输出的PCH数据。
5.根据权利要求2所述的CPLD，其特征在于，所述接收主机输出的主机数据的过程具体为：
通过UART_RX信号线接收主机输出的主机数据；
相应的，所述输出所述PCH数据的过程具体为：
通过UART_TX信号线输出所述PCH数据。
6.一种存储器控制电路，其特征在于，包括PCH和接头，还包括如权利要求1-5任意一项所述的CPLD。
7.根据权利要求6所述的存储器控制电路，其特征在于，该存储器控制电路还包括：
用于连接所述PCH和所述CPLD的Lclk信号线、Lreset信号线、Lframe信号线、DO：D3信号线和/或SERIRQ信号线；
用于连接所述CPLD和所述接头的UART_RX信号线和UART_TX信号线。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于郑州云海信息技术有限公司，未经郑州云海信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810797697.8/1.html，转载请声明来源钻瓜专利网。
- 上一篇：闪存控制装置、闪存控制系统以及闪存控制方法
- 下一篇：一种硬盘扩展设备
