[发明专利]半导体装置封装件和制造半导体装置封装件的方法在审
| 申请号： | 201810794523.6 | 申请日： | 2018-07-19 |
| 公开（公告）号： | CN110534497A | 公开（公告）日： | 2019-12-03 |
| 发明（设计）人： | 吕文隆 | 申请（专利权）人： | 日月光半导体制造股份有限公司 |
| 主分类号： | H01L23/498 | 分类号： | H01L23/498;H01L23/31 |
| 代理公司： | 11287 北京律盟知识产权代理有限责任公司 | 代理人： | 蕭輔寬<国际申请>=<国际公布>=<进入 |
| 地址： | 中国台湾高雄市楠梓*** | 国省代码： | 中国台湾;TW |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 阻挡层 第一导电层 第一表面 导电柱 介电层 安置 第二表面 衬底 半导体 邻近 | ||
1.一种半导体衬底，包括：
介电层，具有第一表面和与所述第一表面相对的第二表面；
第一导电层，邻近于所述介电层的所述第一表面安置；
第一阻挡层，安置于所述第一导电层上；和
导电柱，安置于所述第一阻挡层上，
其中所述导电柱的宽度等于或小于所述第一阻挡层的宽度。
2.根据权利要求1所述的半导体衬底，其中
所述导电柱具有与所述第一阻挡层接触的第一表面和与所述第一表面相对的第二表面；且
所述导电柱的所述第一表面与所述介电层的所述第一表面大体上共面。
3.根据权利要求2所述的半导体衬底，进一步包括安置于所述导电柱的所述第二表面上的导电接触件。
4.根据权利要求1所述的半导体衬底，其中所述导电柱在所述介电层的所述第一表面上的突出区域包含在所述第一阻挡层在所述介电层的所述第一表面上的突出区域中。
5.根据权利要求1所述的半导体衬底，其中所述第一阻挡层具有与所述导电柱接触的第一表面，且所述第一阻挡层的所述第一表面从所述介电层暴露。
6.根据权利要求5所述的半导体衬底，其中所述第一导电层安置于所述介电层内，且所述第一阻挡层的所述第一表面与所述介电层的所述第一表面大体上共面。
7.根据权利要求1所述的半导体衬底，其中所述导电柱包含：
第二导电层，与所述第一阻挡层接触；
第二阻挡层，安置于所述第二导电层上；和
第三导电层，安置于所述第二阻挡层上。
8.根据权利要求7所述的半导体衬底，其中
所述第二导电层和所述第三导电层包含：金(Au)、银(Ag)、铜(Cu)、铂(Pt)、钯(Pd)或其合金；或
所述第二阻挡层包含：镍(Ni)、钛(Ti)、钨(W)或其合金。
9.根据权利要求7所述的半导体衬底，其中所述第二导电层的宽度、所述第二阻挡层的宽度和所述第三导电层的宽度大体上相同。
10.根据权利要求7所述的半导体衬底，其中
所述第二导电层的厚度在约3微米(μm)到约20μm的范围内；
所述第二阻挡层的厚度在约1μm到约5μm的范围内；且
所述第三导电层的厚度在约1μm到约3μm的范围内。
11.根据权利要求1所述的半导体衬底，其中所述第一导电层安置于所述介电层的所述第一表面上。
12.根据权利要求1所述的半导体衬底，其中所述第一阻挡层包含：Ni、Ti、W或其合金。
13.根据权利要求1所述的半导体衬底，其中所述第一阻挡层的厚度在约1μm到约5μm的范围内。
14.一种半导体装置封装件，包括：
衬底，具有第一表面和与所述第一表面相对的第二表面，所述衬底包含
第一导电层，邻近于所述衬底的所述第一表面安置；
第一阻挡层，安置于所述第一导电层上；和
导电柱，安置于所述第一阻挡层上，
其中所述导电柱的宽度等于或小于所述第一阻挡层的宽度；
电子组件，安置于所述衬底的所述第二表面上且电连接到所述第一导电层。
15.根据权利要求14所述的半导体装置封装件，进一步包括所述电子组件与所述衬底的所述第二表面之间的底部填充物。
16.根据权利要求15所述的半导体装置封装件，进一步包括安置于所述衬底的所述第二表面上且覆盖所述电子组件和所述底部填充物的封装体。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司，未经日月光半导体制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810794523.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种GaN基射频器件及其封装方法
- 下一篇：封装的半导体器件
