[发明专利]半导体装置

说明书

实施方式提供可提高可靠性的半导体装置，其具备第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第2电极和第1层。上述第1半导体区域被设置于上述第1电极之上。上述第1半导体区域具有第1区域和被设置于上述第1区域的周围的第2区域。上述第2半导体区域被设置于上述第1区域之上。上述第2电极被设置于上述第2半导体区域之上且包含金属。上述第1层包含氮化硅、氧化硅及氧氮化硅中的至少任一者。上述第1层具有第1部分、第2部分和第3部分。上述第1部分被设置于上述第2区域之上。

关联申请

本申请享受以日本专利申请2018-27180号(申请日：2018年2月19日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体装置。

背景技术

二极管、MOSFET(金属氧化物半导体场效应晶体管；Metal Oxide SemiconductorField Effect Transistor)、IGBT(绝缘栅双极晶体管；Insulated Gate BipolarTransistor)等半导体装置被用于例如电力控制的用途。半导体装置的可靠性优选为高。

发明内容

本发明的实施方式提供能够提高可靠性的半导体装置。

实施方式的半导体装置具备：第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第2电极和第1层。所述第1半导体区域被设置于所述第1电极之上。所述第1半导体区域具有第1区域和被设置于所述第1区域的周围的第2区域。所述第2半导体区域被设置于所述第1区域之上。所述第2电极被设置于所述第2半导体区域之上且包含金属。所述第1层包含氮化硅、氧化硅及氧氮化硅中的至少任一者。所述第1层具有：第1部分、第2部分和第3部分。所述第1部分被设置于所述第2区域之上。所述第1部分的一部分位于所述第2电极之上。所述第2部分被设置于所述第1部分之上，且硅的含量比所述第1部分多。所述第3部分被设置于所述第2部分之上，且硅的含量比所述第2部分少。

附图说明

图1是第1实施方式的半导体装置的平面图。

图2是图1的A-A′剖面图。

图3是将图2的一部分放大而得到的剖面图。

图4(a)～图6(b)是表示第1实施方式的半导体装置的制造工序的工序剖面图。

图7是表示第1实施方式的变形例的半导体装置的一部分的剖面图。

图8是表示第2实施方式的半导体装置的一部分的剖面图。

图9是表示第3实施方式的半导体装置的一部分的剖面图。

具体实施方式

以下，参照附图对本发明的各实施方式进行说明。

需要说明的是，附图是示意性或概念性的图，各部分的厚度与宽度的关系、部分间的大小的比率等未必与现实的情况相同。另外，即使是在表示相同部分的情况下，也有可能根据附图的不同而使相互的尺寸、比率被不同地表示。

另外，在本申请说明书和各图中，对于与已经说明过的内容同样的要素会标注同一符号并适当省略详细的说明。

在以下的说明中，n⁺、n、n^-及p⁺、p的标记表示各导电型中的杂质浓度的相对的高低。即，表示：带有“+”的标记与不带有“+”及“-”中的任一者的标记相比，杂质浓度相对高；带有“-”的标记与不带有任一者的标记相比，杂质浓度相对低。

对于以下说明的各实施方式，也可以使各半导体区域的p型与n型颠倒来实施各实施方式。