[发明专利]一种沟槽肖特基势垒二极管及其制造方法

说明书

一种沟槽肖特基势垒二极管，包括中部的有源区和环绕有源区的截止区，所述有源区自下而上依次设有N型衬底层、N型外延层、栅氧化层、肖特基金属层、阳极金属层、阴极金属层；所述N型外延层上设有若干沟槽和凸台，所述沟槽和凸台横向间隔设置，在凸台的栅氧化层和阳极金属层之间沉积有BPSG缓冲层，在沟槽内填充有磷掺杂导电多晶硅层，所述沟槽深度1.3μm，沟槽宽度0.5μm，沟槽间距1.5μm以及沟槽内氧化物的厚度1000Å。本发明通过控制沟槽的形状、沟槽深度、沟槽间有源区的宽度、沟槽内氧化层的厚度，得到了一种反向漏电低，电压反向阻断能力佳，可靠性好的沟槽肖特基势垒二极管。本发明还公开了一种沟槽肖特基势垒二极管的制造方法，其步骤少，制造成本低。

技术领域

本发明涉及半导体技术领域，尤其涉及一种沟槽肖特基势垒二极管及其制造方法。

背景技术

整流器件作为交流到直流的转换器件，要求单向导通特性，即正向导通时开启电压低，导通电阻小，而反向偏置时阻断电压高，反向漏电小。肖特基势垒二极管作为整流器件已经在电源应用领域使用了数十年，由于具有正向开启电压低和开关速度快的优点，这使其非常适合应用于开关电源以及高频场合。

肖特基势垒二极管是利用金属与半导体接触形成的金属-半导体结原理制作的。传统的平面型肖特基势垒二极管器件通常由低掺杂浓度的N-外延层与顶面沉积的金属层形成肖特基势垒接触面而构成。金属与N型单晶硅的功函数差形成势垒，该势垒的高低决定了肖特基势垒二极管的特性。较低的势垒可以减小正向导通开启电压，但是会使反向漏电增大，反向阻断电压降低；反之，较高的势垒会增大正向导通开启电压，同时使反向漏电减小，反向阻断能力增强。

然而，传统的平面型肖特基势垒二极管在反向偏压下，镜像力使势垒降低的效应，导致了平面肖特基二极管存在阻断能力差的缺点。沟槽型肖特基二极管是在平面型二极管的基础上，利用了金属-半导体-硅的MOS效应(见说明书附图1)而发明出来的沟槽型MOS肖特基势垒二极管。其主要特点是随着反向电压升高，通过MOS效应，沟槽之间提前夹断，电场强度在到达硅表面之前，降为零，避免在表面击穿，提高了阻断能力。另外，其相对于平面二极管还有着其它不可比拟的优势，主要表现在ESD和抗浪涌电流能力增强，更小的芯片面积，相同的衬底和金属条件下,反向漏电流较低，VF较低等。

发明内容

为了解决现有技术的沟槽肖特基势垒二极管性能与可靠性低，反向漏电大，反向阻断能力差得问题，本发明通过控制沟槽的形状、沟槽深度、沟槽间有源区的宽度、沟槽内氧化层的厚度，提供了一种反向漏电低，电压反向阻断能力佳，可靠性好的沟槽肖特基势垒二极管。

为实现上述目的，本发明所采用的技术方案如下：一种沟槽肖特基势垒二极管，包括中部的有源区和环绕有源区的截止区，所述有源区自下而上依次设有阴极金属层、N型衬底层、N型外延层、栅氧化层、肖特基金属层、阳极金属层；所述N型外延层上设有若干沟槽和凸台，所述沟槽和凸台横向间隔设置，在凸台的栅氧化层和阳极金属层之间沉积有3％B和4％P的BPSG缓冲层，在沟槽内填充有磷掺杂导电多晶硅层，所述沟槽的沟槽深度1.3μm，沟槽宽度0.5μm，沟槽间距1.5μm以及沟槽内氧化物的厚度为通过控制二极管的沟槽尺寸和沟槽内氧化物的厚度得到了击穿电压为53V、漏电密度为6μA以及正向导通电压为0.44V的理想器件电学参数，参数稳定，性能可靠，适用于大规模生产。

本发明还提供了一种沟槽肖特基势垒二极管的制造方法，包括以下步骤：

S1.在N型衬底层上生长一层轻掺杂的N型外延层；

S2.在上述N型外延层上进行初氧，形成初氧化层；

S3.在上述初氧化层上涂覆光刻胶，对准曝光定义出沟槽图形；

S4.采用干法刻蚀法选择性去除未被光刻胶保护的初氧化层，控制初氧化层厚度小于以暴露出沟槽图形对应的N型外延层，后除去光刻胶；