[发明专利]无基板电子组件及其制造方法

说明书

本发明公开一无基板电子组件，该电子组件，包括：由多个绝缘层所隔开的多个导电层，其中所述多个导电层形成一具有至少一绕线圈(Winding Turn)的线圈(Coil)，其中每一绕线圈是通过电性连接所述多个导电层的每一导电层的一相对应的导电图案而形成，其中，所述多个绝缘层以及所述多个绝缘层不被一基底支持。

本申请是申请号为201510776901.4、申请日为2015年11月13日、发明名称为“无基板电子组件及其制造方法”的中国发明专利申请的分案申请。

技术领域

本发明有关一种电子组件，特别指一种无基板电子组件。

背景技术

低温共烧陶瓷(low temperature co-fired ceramic)技术(下文简称为LTCC)为一常用的工艺：藉由网版印刷(screen printing)在一由玻璃陶瓷制成的生胚薄板(greensheet)中形成电路里的内部电极和被电组件(电阻、电感和电容)，该网版印刷使用具有高导电度的金属，例如银、铜等等；以及多个生胚薄板在垂直方向上堆栈且接着共烧(通常小于1000℃)用以制造多芯片模块(MCM，multi-chip)和多芯片封装。

因为陶瓷基底(基底，又称基板)和金属组件一起共烧，低温共烧陶瓷技术可形成在模块内的被电组件(电阻、电感和电容)，藉以得到一包含众多组件的复杂组态配置且具有组件微小化的优点。

低温共烧陶瓷多层基底的形成是通过在单一陶瓷基底上形成电路图案以及在垂直方向上堆栈多个陶瓷基底。因此，连接至外部的外部电极必须形成在低温共烧陶瓷基底的外表面且电性连接基底内的电路图案。

传统电感器的底侧电极(B-side Electrode)是平行于每一绕线圈，这将产生磁通屏蔽的效应，而会降低电感器的Q值(Q factor)。因此将电感器微小化且能提高电感器的Q值(Q factor)是一个业界亟需解决的课题。

发明内容

本发明的电感器可以通过黄光工艺(lithographic process)或膜工艺如薄膜工艺的方法制成，其中一个线圈可设置在一或多个绝缘层中，线圈具有多个绕线圈，其中每一绕线圈是跨越多个导电层所形成，也就是说每一绕线圈是通过电性连接所述多个导电层的每一导电层的一相对应的导电图案而形成。所述每一绕线圈实质上垂直于电感器的底侧电极(B-side Electrode)。与此相反，本发明的电感器的底侧电极(B-side Electrode)是垂直于每一绕线圈，因此，当电流流进和流出所述电感器时，磁通屏蔽的效应可被大幅减小，从而增加电感器的Q值(Q factor)以及降低直流电阻(DCR)。

本发明的一目的为提供一无基板电子组件，包含：多个导电层以及多个绝缘层，其中所述多个导电层形成一具有至少一绕线圈(Winding Turn)的线圈(Coil)，其中每一绕线圈是通过电性连接所述多个导电层的每一导电层的一相对应的导电图案而形成，其中，所述多个导电层以及所述多个绝缘层不被一基底支持。

本发明的另一目的为提供一种电子组件的制造方法，该方法包含了下列步骤：提供一基底；在该基底上形成多个导电层和多个个绝缘层，其中所述多个导电层形成一具有至少一绕线圈(Winding Turn)的线圈(Coil)，其中每一绕线圈是通过电性连接所述多个导电层的每一导电层的一相对应的导电图案而形成；以及分离(decouple)该基底。

在一个实施例中，一缓冲层可形成在该基底上。缓冲层为一暂时层，用以结合基底和在其上欲工艺或图案化的多个导电层。当工艺完成之后，移除缓冲层用以分离(decouple)基底和该多个导电层。

在一个实施例中，所述电子组件是一电感器，其中所述至少一个线圈是由多个电性连接的薄膜金属层而形成，其中，第一薄膜金属层形成于一绝缘层上，一第二绝缘层设置在所述第一薄膜金属层的图案化区域上且填充至所述第一薄膜金属层的一未被图案化区域中，其中隔开所述多个薄膜金属层的所述多个绝缘层不被一基底支持。