[发明专利]一种嵌入式移动图形处理器的纹理Cache及处理方法

说明书

本发明属于移动图形处理芯片设计技术领域，公开了一种嵌入式移动图形处理器的纹理Cache及处理方法，计算出d值后，在d上下两个层级不同分辨率的纹理中分别提取4个纹理坐标进行双线性滤波，然后再对结果进行加权；嵌入式移动图形处理器的纹理Cache包括：lut查找电路U0，地址判断电路U1，标记位比较电路U2，lru替换电路U3，先进先出(FIFO)控制电路U4，输出电路U5。本发明具体提供一种用于移动图形处理器的、基于查找表的、可用于三线性滤波的电路结构；保证了纹理单元效率、提高命中率有效降低存储功耗。

技术领域

本发明属于移动图形处理芯片设计技术领域，尤其涉及一种嵌入式移动图形处理器的纹理Cache及处理方法。还涉及一种纹理Cache的设计架构，具体涉及一种用于移动图形处理器的、基于查找表的、可用于三线性滤波的电路结构。

背景技术

目前，业内常用的现有技术是这样的：

从商业应用及自主知识产权等角度看移动图形处理器的研究都势在必行，其中纹理处理单元在像素渲染中扮演者至关重要的作用，而纹理Cache架构的设计对于纹理处理单元，乃至于移动图形处理器的整体性能方面都会造成影响。在纹理Cache设计过程中，需要考虑到命中率、吞吐率、功耗带宽等问题。目前有得技术用到了预存模块，提前将外存中的纹素读入纹理Cache内的buffer中，在读不命中的情况下，可以直接从内部buffer中读取纹素，显著提高了存储系统零延迟率；

综上所述，现有技术存在的问题是：

(1)现有技术，移动图形处理器纹理单元的处理效率低，在处理速度与功耗带宽相互制约中，不能提高命中率、不能提供吞吐率符合要求的纹理Cache。

(2)如果外存的请求速率和延迟比所使用的Cache大，预存块过早放入到Cache中的预存ram中会导致冲突，并造成不命中，为了解决此问题，需要将buffer写满再进行Cache的读操作及更新。

解决上述技术问题的难度和意义：

因为起始时buffer里没有任何数据，所以需要按读取顺序先写入部分不命中数据在buffer中。当后续不命中时，可以从data_ram和buffer的第一行(不命中数据依次按顺序向后排列)中直接一拍读取或直接从buffer中一拍读取，相比于之前需要将容量较大的buffer全部先写满，节省了时间。但需要提高标记检测速率，并建立容量小的buffer用于存放读data_ram的地址数据。

发明内容

针对现有技术存在的问题，本发明提供了一种嵌入式移动图形处理器的纹理Cache及处理方法。本发明提供的一种嵌入式移动图形处理器的纹理Cache保证了纹理单元效率、提高命中率有效降低存储功耗，嵌入式移动图形处理器的纹理Cache为一种片上缓冲存储器。

在资源允许的情况下，可以适当增加ram的大小，扩展存储行的容量，可以提高纹理Cache的命中率；可以适当扩大组相联的路数，例如8路组相联，提高tag标记位检测速率，进而加速fifo缓冲区中未命中数据的写入。

本发明是这样实现的，一种嵌入式移动图形处理器的纹理Cache的处理方法，所述嵌入式移动图形处理器的纹理Cache的处理方法包括：

计算出d值后，在d上下两个层级不同分辨率的纹理中分别提取4个纹理坐标进行双线性滤波，然后再对结果进行加权。通过输入的读请求地址得出该纹素所处的层级数，并根据其基地址在地址判断电路该中计算出另外3个纹素的偏移地址，把4个纹素的地址在标记位比较电路中进行命中判断。如果4个纹素全部命中，则1拍或2拍直接从data_ram中输出给着色器；如果有2个纹素命中，2个纹素不命中，在开始工作fifo中还没有数据时，data_ram等待数据写入fifo后一起分别输出2个纹素给着色器，并通过lru替换电路对data_ram进行更新；如果4个纹素都不命中，则直接从fifo中输出4个纹素给着色器。