[发明专利]用于访问作为存储器的存储设备的系统和方法

说明书

实施例的方面针对用于访问作为存储器的存储设备的系统、装置和方法。实施例包括微处理器，其包括微处理器系统代理和现场可编程门阵列（FPGA）。FPGA包括处理跨通信链路从微处理器系统代理接收的存储器访问请求的FPGA系统代理；通信地耦合到系统代理的存储器控制器；和链接系统代理与存储系统的高速串行接口。实施例能够也包括通过高速串行接口连接到FPGA的存储装置。

技术领域

本公开涉及用于访问作为存储器的存储设备（storage-as-memory）的系统和方法。

背景技术

存储装置经常作为长等待时间硬件接口上的装置，通过低效软件层被访问。随着低等待时间存储装置的出现，对这些装置的访问等待时间正变得极低，接近一般DDR存储器访问等待时间。

附图说明

图1图示了用于包括多核处理器的计算系统的框图的实施例。

图2是根据本公开的实施例的包括现场可编程门阵列和系统代理的示例多芯片平台的示意图。

图3是根据本公开的实施例的包括现场可编程门阵列和系统代理的另一示例多芯片平台的示意图。

图4是根据本公开的实施例的图示了在线（in-line）加速器电路的包括现场可编程门阵列和系统代理的示例多芯片平台的示意图。

图5A是根据本公开的实施例的包括现场可编程门阵列和系统代理以便连接到构造连接的作为存储器的存储设备的示例多芯片平台的示意图。

图5B是根据本公开的实施例的示例构造连接的作为存储器的存储设备的示意图。

图6A是根据本公开的实施例的用于处理存储器访问请求的过程流程图。

图6B是根据本公开的实施例的用于异步存储器访问执行的过程流程图。

图6C是根据本公开的实施例，用于执行在线数据处理的过程流程图。

图7是根据本公开的实施例的由将一组组件互连的点对点链路组成的构造的实施例的示意图。

图8是根据本公开的实施例的分层协议堆栈的实施例的示意图。

图9是根据本公开的实施例的PCIe事务描述符的实施例的示意图。

图10是根据本公开的实施例的PCIe串行点对点构造的实施例的示意图。

图11是利用包括执行指令的执行单元的处理器所形成的示范计算机系统的示意框图，其中互连的一个或多个实现根据本公开的一个实施例的一个或多个特征。

图12是根据本公开的实施例的系统的示意框图。

具体实施方式

在后面的描述中，许多特定细节被阐述，诸如特定类型的处理器和系统配置、特定硬件结构、特定架构的（architectural）和微架构的细节、特定寄存器配置、特定指令类型、特定系统组件、特定测量/高度、特定处理器流水线级和操作等等的示例，以便提供对本公开的透彻理解。然而，对于本领域中技术人员来说将显而易见的是，这些特定细节无需被采用来实践本公开。在其它实例中，公知的组件或方法，诸如特定和备选的处理器架构、用于描述的算法的特定逻辑电路/代码、特定固件代码、特定互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实现、算法在代码中的特定表达、特定下电（power down）和门控技术/逻辑以及计算机系统的其它特定操作细节，没有被详细地描述，以便避免不必要地使本公开模糊。