[发明专利]用于访问作为存储器的存储设备的系统和方法在审
申请号: | 201810706635.1 | 申请日: | 2018-07-02 |
公开(公告)号: | CN109213706A | 公开(公告)日: | 2019-01-15 |
发明(设计)人: | R.伊利卡尔;A.桑卡拉纳拉雅南;D.齐默曼;P.M.马罗利亚;S.苏布哈尚德拉;D.明特恩 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F13/16 | 分类号: | G06F13/16;G06F13/40 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 徐予红;张金金 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 代理 高速串行接口 微处理器系统 存储器 存储设备 现场可编程门阵列 存储器访问请求 存储器控制器 微处理器 存储系统 存储装置 方法实施 链接系统 通信链路 系统代理 耦合到 访问 通信 | ||
1. 一种处理器设备,包括:
微处理器,包括微处理器归属代理;以及
现场可编程门阵列(FPGA),所述FPGA包括:
FPGA归属代理,用来处理跨通信链路从所述微处理器归属代理接收的存储器访问请求;
存储器控制器,其通信地耦合到所述归属代理;
高速串行接口,用来链接所述归属代理与存储系统。
2.根据权利要求1所述的处理器设备,其中所述通信链路符合快速路径互连协议。
3.根据权利要求1所述的处理器设备,其中所述FPGA进一步包括硬件逻辑以仿真符合外设组件互连高速(PCIe)的根复合体,所述硬件逻辑通过一个或多个硬件操作来仿真PCIe协议,并且其中所述归属代理配置成使用符合PCIe的协议跨所述高速串行接口处理存储器访问请求。
4.根据权利要求1所述的处理器设备,其中所述FPGA包括一个或多个加速器电路以对在所述微处理器与所述存储系统之间传送的数据执行处理。
5.根据权利要求4所述的处理器设备,其中所述一个或多个加速器电路配置成执行压缩和/或解压缩、加密和/或解密、结构化查询语言(SQL)加速或提取变换加载(ETL)操作的一个或多个。
6.根据权利要求4所述的处理器设备,其中所述FPGA进一步包括缓存代理和存储器高速缓存以缓存用于所述一个或多个加速器电路的数据。
7.根据权利要求1所述的处理器设备,其中所述FPGA包括目录高速缓存以存储在所述FPGA内的存储目录的子集。
8.根据权利要求1所述的处理器设备,其中所述FPGA包括高速缓存行以缓存在所述存储设备中存储的数据。
9.根据权利要求1所述的处理器设备,其中所述FPGA包括构造接口,所述构造接口用于接口到由网络构造支持的分解式存储系统。
10.根据权利要求1所述的处理器设备,其中所述FPGA包括非易失性存储器高速(NVMe)存储器控制器以跨高速串行接口(HSSI)与在连接的存储装置上的NVMe控制器进行接口。
11.一种由处理器的硬件元件执行的方法,所述方法包括:
在在现场可编程门阵列(FPGA)中实现的归属代理接收来自硬件处理器的存储器指令;
识别由所述归属代理管理的存储器位置,存储装置的所述存储器位置部分通信地耦合到所述FPGA;
执行所述存储器指令;以及
提供所述存储器指令执行的确认到所述硬件处理器。
12.根据权利要求11所述的方法,进一步包括从高速串行接口那边检索在所述存储器中存储的数据。
13.根据权利要求12所述的方法,进一步包括从所述FPGA将数据从所述存储器跨通信链路传送到所述硬件处理器。
14.根据权利要求11所述的方法,其中所述存储器指令执行的所述确认包括异步确认响应。
15.根据权利要求14所述的方法,进一步包括:
从所述作为存储器的存储设备检索数据;
向所述硬件处理器传送读取响应;
将所述数据缓存到高速缓冲存储器中;以及
在向所述硬件处理器传送所述读取响应后,从所述高速缓冲存储器向所述硬件处理器传送所述数据。
16.根据权利要求11所述的方法,进一步包括在所述FPGA中的高速缓存中缓存从所述存储器位置检索的数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810706635.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:存储装置及其操作方法
- 下一篇:获取数据接口采样位置的方法、系统、设备及介质