[发明专利]一种带纠错和压缩电路的磁性随机存储器

说明书

本发明提供了一种带纠错和压缩电路的磁性随机存储器，包括存储单元阵列、错误检测和矫正电路、压缩和解压缩电路、控制电路、状态位缓存、数据缓存；芯片进行读取操作步骤如下：在存储单元阵列中取得第一压缩数据，第一压缩数据经过错误检测和矫正电路处理，处理后的第一压缩数据经压缩和解压缩电路进行解压缩，获得第一数据并输出；芯片进行写入操作步骤如下：要写入的第二数据经过压缩和解压缩电路压缩，获得第二压缩数据，将第二压缩数据经过错误检测和校正电路处理后写入存储单元阵列中。

技术领域

本发明涉及一种存储装置，具体涉及一种带纠错和压缩电路的磁性随机存储器，属于半导体芯片技术领域。

背景技术

MRAM是一种新的内存和存储技术，可以像SRAM/DRAM一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。它的经济性相当地好，单位容量占用的硅片面积比SRAM有很大的优势，比在此类芯片中经常使用的NOR Flash也有优势，比嵌入式NOR Flash的优势更大。它的性能也相当好，读写时延接近最好的SRAM，功耗则在各种内存和存储技术最好。而且MRAM不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容，MRAM可以和逻辑电路集成到一个芯片中。

MRAM的原理，是基于一个叫做MTJ(磁性隧道结)的结构。它是由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的，如图1和图2所示。下面的一层铁磁材料是具有固定磁化方向的参考层13，上面的铁磁材料是可变磁化方向的记忆层11，记忆层11的磁化方向可以和参考层13相平行或反平行。由于量子物理的效应，电流可以穿过中间的隧道势垒层12，但是MTJ的电阻和可变磁化层的磁化方向有关。记忆层11和参考层13的磁化方向相平行时电阻低，如图1；反平行时电阻高，如图2。读取MRAM的过程就是对MTJ的电阻进行测量。使用比较新的STT-MRAM技术，写MRAM也比较简单：使用比读更强的电流穿过MTJ进行写操作。一个自下而上的电流把可变磁化层置成与固定层反平行的方向。自上而下的电流把它置成平行的方向。

每个MRAM的存储单元由一个MTJ和一个NMOS选择管组成。每个存储单元需要连接三根线：NMOS管的栅极连接到芯片的字线(Word Line)32，负责接通或切断这个单元；NMOS管的一极连在源极线(Source Line)33上，NMOS管的另一极和磁性隧道结34的一极相连，磁性隧道结34的另一极连在位线(Bit Line)31上，如图3所示。一个MRAM芯片由一个或多个MRAM存储单元的阵列组成，每个阵列有若干外部电路：行地址解码器：用于把收到的地址变成字线的选择；列地址解码器：用于把收到的地址变成位线的选择；读写控制器：用于控制位线上的读(测量)写(加电流)操作；输入输出控制：用于和外部交换数据。

MRAM的读出电路需要检测MRAM记忆单元的电阻。由于MTJ的电阻可能会因为生产工艺、读写次数、温度等原因漂移，从而导致数据错误(读出的数据比特与之前最近一次写入的数据比特相反)。为解决这一问题，可以加入错误检测和矫正电路，对错误数据比特进行检测和矫正；也可以加入压缩和解压缩电路，对某一块(如一行)数据进行压缩，以减少对MRAM阵列的读写次数。同时，由于减少了相同读写数据对MRAM阵列的带宽需求，同样带宽的MRAM阵列可以支持更大数据量的读写，从而提升了MRAM存储器的性能。

通常，中央处理器(CPU)在读数据时，会通过CPU缓存一次性读取固定长度的数据，该长度可能与编码字长不一致；CPU在写数据时，则不会将原始数据从存储设备中读到CPU缓存中。而不管是纠错电路还是压缩和解压缩电路，在对数据块进行部分写入时，都要求首先将整块的原始数据读出并与要更新的数据合并，然后才能进行纠错编码或者是压缩，最后写入MRAM阵列，这样就会造成速度问题，要耗费数个时钟周期才能完成一次写入操作。另外，压缩和解压缩电路在读写数据时，要同步读写压缩块的状态位，以确定实际需要读写的数据比特位数，这样就需要对MRAM阵列的额外读写，从而使读写的延时变长、性能变低。