[发明专利]一种开机启动电路及其终端

说明书

本发明公开一种开机启动电路及其终端，属于开机启动技术领域。该开机启动电路包括：D触发器，用于识别终端当前是处于G3状态还是S5状态，以在终端当前处于G3状态时，使核电VNN自行上电，或在终端当前处于S5状态时，通过上电时序控制信号SLP_S3及MOS管来控制核电VNN上电；MOS管，用于根据上电时序控制信号SLP_S3及D触发器的Q引脚的输出电平来控制核电VNN上电。本发明的技术方案，其通过一个D触发器和一个MOS管，便可实现Apollo Lake平台的终端两种不同的上电顺序要求，具有成本低兼、电路简单等优点。

技术领域

本发明涉及开机启动技术领域，尤其涉及一种开机启动电路及其终端。

背景技术

目前，对基于Intel Apollo Lake平台进行设计的瘦终端来说，上电顺序都有这样的需求：1、终端从G3状态变成开机状态；当用户拔掉电源适配器，终端就会进入G3状态，该种情形的上电顺序是：G3--电源适配器插入--终端部分电路上电--核电VNN上电--用户按下开机铵钮--CPU输出SLP_S3为高--终端开机。2、终端从S5状态变成开机状态；当用户进行正常关机(用户通过终端桌面菜单选择关机)操作，但没有拔掉电源适配器，终端就会进行S5状态。该种情形的上电顺序是：S5(终端部分电路有电)--用户按下开机按钮--CPU输出SLP_S3为高--核电VNN上电--终端开机。

基于以上两种要求，业界的通用做法有两种：1、使用专门的电源管理芯片，且该电源芯片只能与Apollo Lake平台配套使用，换言之，如果换成另外一个平台，又要重新选择另外一个电源管理芯片。很明显，这种方案成本太高且通用性差。2、使用CPLD，设计专用逻辑程序，用以满足Apollo Lake平台的特殊上电顺序要求。但该方案的缺点也很明显，一个是CPLD成本高，另外一个就是还需要设计逻辑程序，复杂性增加。

发明内容

本发明的主要目的在于提出一种开机启动电路及其终端，旨在通过一个D触发器和一个MOS管，便可实现Apollo Lake平台的终端两种不同的上电顺序要求，具有成本低兼、电路简单等优点。

为实现上述目的，本发明提供的一种开机启动电路，所述开机启动电路包括：D触发器，用于识别终端当前是处于G3状态还是S5状态，以在所述终端当前处于G3状态时，使核电VNN自行上电，或在所述终端当前处于S5状态时，通过上电时序控制信号SLP_S3及MOS管来控制核电VNN上电；MOS管，用于根据所述上电时序控制信号SLP_S3及所述D触发器的Q引脚的输出电平来控制核电VNN上电。

此外，为实现上述目的，本发明还提出一种终端，所述终端包括上述的开机启动电路。

本发明提出的开机启动电路及其终端，其开机启动电路包括D触发器及MOS管，其中，该D触发器用于识别终端当前是处于G3状态还是S5状态，以在终端当前处于G3状态时，使核电VNN自行上电，或在终端当前处于S5状态时，通过上电时序控制信号SLP_S3及MOS管来控制核电VNN上电。而MOS管则用于根据上电时序控制信号SLP_S3及该D触发器的Q引脚的输出电平来控制核电VNN上电。可见，本发明的开机启动电路及其终端,其通过一个D触发器和一个MOS管，便可实现Apollo Lake平台的终端两种不同的上电顺序要求，具有成本低兼、电路简单等优点。

附图说明

图1为本发明实施例一提供的开机启动电路的电路原理图。

图2为图1所示开机启动电路的又一电路原理图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本发明的说明，其本身没有特定的意义。因此，“模块”、“部件”或“单元”可以混合地使用。