[发明专利]半导体结构及其制造方法

说明书

本发明公开一种半导体结构及其制造方法，该半导体结构包括基底、双极结晶体管、第一内连线结构与第二内连线结构。基底具有彼此相对的第一面与第二面。双极结晶体管位于基底的第一面。双极结晶体管包括集极、基极与射极。集极设置在基底中。基极设置在基底上。射极设置在基极上。第一内连线结构位于基底的第一面，且电连接至基极。第二内连线结构位于基底的第二面，且电连接至集极。第一内连线结构更延伸至基底的第二面。第一内连线结构与第二内连线结构分别在基底的第二面电连接至外部电路。上述半导体结构可具有较佳的整体效能。

技术领域

本发明涉及一种半导体结构及其制造方法，且特别是涉及一种可具有较佳整体效能的半导体结构。

背景技术

在一些半导体结构的应用中，半导体结构会整合多种半导体元件。举例来说，射频前端模块(radio frequency front-end module，RF FEM)可整合射频开关(RF switch)、低噪声放大器(low-noise amplifier，LNA)与功率放大器(power amplifier，PA)于其中。因此，如何有效提升半导体结构的整体效能为目前积极努力的目标。

发明内容

本发明的目的在于提出一种半导体结构，其可具有较佳的整体效能。

为达上述目的，本发明提供一种半导体结构，包括基底、双极结晶体管(bipolarJunction transistor，BJT)、第一内连线结构与第二内连线结构。基底具有彼此相对的第一面与第二面。双极结晶体管位于基底的第一面。双极结晶体管包括集极(collector)、基极(base)与射极(emitter)。集极设置在基底中。基极设置在基底上。射极设置在基极上。第一内连线结构位于基底的第一面，且电连接至基极。第二内连线结构位于基底的第二面，且电连接至集极。第一内连线结构更延伸至基底的第二面。第一内连线结构与第二内连线结构分别在基底的第二面电连接至外部电路。

依照本发明的一实施例所述，在上述半导体结构中，还可包括第三内连线结构。第三内连线结构位于基底的第一面，且电连接至射极。第三内连线结构更可延伸至基底的第二面。第三内连线结构可在基底的第二面电连接至外部电路。

依照本发明的一实施例所述，在上述半导体结构中，还可包括互补式金属氧化物半导体(complementary metal oxide semiconductor，CMOS)元件。CMOS元件位于基底的第一面。CMOS元件可包括N型金属氧化物半导体(N-type metal oxide semiconductor，NMOS)晶体管与P型金属氧化物半导体(P-type metal oxide semiconductor，PMOS)晶体管。NMOS晶体管可包括第一导体层、第一介电层、第一N型掺杂区与第二N型掺杂区。第一导体层设置在基底上。第一介电层设置在第一导体层与基底之间。第一N型掺杂区与第二N型掺杂区设置在第一导体层两侧的基底中。PMOS晶体管可包括第二导体层、第二介电层、第一P型掺杂区与第二P型掺杂区。第二导体层设置在基底上。第二介电层设置在第二导体层与基底之间。第一P型掺杂区与第二P型掺杂区设置在第二导体层两侧的基底中。

依照本发明的一实施例所述，在上述半导体结构中，还可包括第四内连线结构、第五内连线结构、第六内连线结构、第七内连线结构、第八内连线结构与第九内连线结构。第四内连线结构位于基底的第一面，且电连接至第一导体层。第五内连线结构位于基底的第一面，且电连接至第一N型掺杂区。第六内连线结构位于基底的第二面，且电连接至第二N型掺杂区。第七内连线结构位于基底的第一面，且电连接至第二导体层。第八内连线结构位于基底的第一面，且电连接至第一P型掺杂区。第九内连线结构位于基底的第二面，且电连接至第二P型掺杂区。第四内连线结构、第五内连线结构、第七内连线结构与第八内连线结构更可延伸至基底的第二面。第四内连线结构至第九内连线结构可分别在基底的第二面电连接至外部电路。