[发明专利]振动器件、电子设备和移动体

说明书

本发明提供振动器件、电子设备和移动体。提供小型振动器件等，能够实现处理电路的处理的高性能化等，并能够紧凑地收纳多个振子和集成电路装置。该振动器件包含第1振子、第2振子和集成电路装置，集成电路装置包含：第1振荡电路、第2振荡电路，它们使第1振子、第2振子振荡；以及处理电路，其使用通过使所述第1振子振荡而生成的第1时钟信号与通过使第2振子振荡而生成的第2时钟信号的频率差信息或者频率比较信息，进行处理。第1振子被第1支承部支承在集成电路装置上，第2振子被第2支承部支承在集成电路装置上。

技术领域

本发明涉及振动器件、电子设备和移动体等。

背景技术

关于使压电振子等振子振荡而生成时钟信号的振动器件，要求小型化。例如在专利文献1中公开有如下的集成电路装置：该集成电路装置将集成电路搭载于芯片基板还包含压电振子而集成为一体进行单片化而成，该集成电路包含：压电振子；时钟信号产生电路，其与压电振子连接，产生时钟信号；以及CPU，其根据所生成的时钟信号进行动作。

此外，在专利文献2中公开有使用2个石英振荡器来实现时间数字转换的现有技术。在该专利文献2的现有技术中，使用2个石英振荡器生成第1、第2时钟信号(时钟脉冲)，边沿一致检测电路检测第1、第2时钟信号的下降沿相互一致的同步点。而且，在检测到同步点的情况下，同步计数器与第1、第2时钟信号同步地开始计数处理，根据计数处理的结果，进行计算从开始脉冲到结束脉冲的未知时间的时间测量。

专利文献1：日本特开2003-309296号公报

专利文献2：日本特开平5-87954号公报

在专利文献2的现有技术中，生成第1、第2时钟信号的2个石英振荡器分别通过独立封装的石英振荡器实现，因此，难以实现装置的小型化。此外，将石英振荡器与IC芯片、电路部件连接起来的时钟信号线的寄生电阻或寄生电容会变大，因此，导致性能的劣化等问题。另一方面，在专利文献1的现有技术中，仅是在集成电路上搭载1个振子，未提出能够紧凑地收纳2个以上的振子的配置结构或连接结构。

发明内容

本发明是为了解决上述课题中的至少一部分而完成的，可作为以下方式或形式实现。

本发明的一个方式涉及振动器件，其特征在于，包含：第1振子；第2振子；以及集成电路装置，所述集成电路装置包含：第1振荡电路，其使所述第1振子振荡；第2振荡电路，其使所述第2振子振荡；以及处理电路，其使用通过使所述第1振子振荡而生成的第1时钟信号与通过使所述第2振子振荡而生成的第2时钟信号的频率差信息或者频率比较信息，进行处理，所述第1振子被第1支承部支承于所述集成电路装置，所述第2振子被第2支承部支承于所述集成电路装置。

根据本发明的一个方式，使第1、第2振子振荡的第1振荡电路、第2振荡电路、及处理电路设置于集成电路装置。而且，处理电路使用通过使第1、第2振子振荡而生成的第1、第2时钟信号的频率差信息或者频率比较信息来进行处理。由此，能够使用高精度的第1、第2时钟信号的频率差或频率比较的信息来进行处理，因此，可实现处理电路的处理的高性能化等，该第1、第2时钟信号使用第1、第2振子而生成。而且，在本发明的一个方式中，构成为分别利用第1支承部、第2支承部将第1、第2振子支承在集成电路装置上。因此，可提供能够实现处理电路的处理的高性能化等并紧凑地收纳第1、第2振子和集成电路装置的小型振动器件等。

此外，在本发明的一个方式中，也可以是，所述集成电路装置包含：第1端子，其与所述第1振荡电路连接；以及第2端子，其与所述第1振荡电路连接，所述第1支承部是将所述集成电路装置的所述第1端子与所述第1振子的一侧电极的端子电极电连接的支承部。

由此，能够利用用于将第1振子支承于集成电路装置的第1支承部，来将第1端子与第1振子的一侧电极的端子电极电连接，该第1端子与集成电路装置的第1振荡电路连接。