[发明专利]一种带加抖机制的小数分频实现方法

说明书

本发明公开的是一种带加抖机制的小数分频实现方法，属于无线电通信、集成电路，将输入的24bit代表任意小数分频比的小数分频参数，加上基于线性反馈移位寄存器(LFSR)原理的伪随机加抖信号，通过MASH 1‑1‑1 delta‑sigmal调制器产生3bit的分频调整参数，调整瞬时分频系数，使在一段时间内的均值分频比为所需的小数，本发明具有成本低，调试简单，可以调整瞬时分频系数，可以获得任意小的频率间隔以及可以实现高频率分辨力的频率合成等技术特点。

技术领域

本发明涉及一种小数分频实现方法，更具体一点说，涉及一种带加抖机制的小数分频实现方法，属于无线通信、集成电路领域。

背景技术

在现有技术中，频率合成一般分为两种：一种是直接频率合成器(DFS)，另一种是间接频率合成器，其又可分为单环频率合成(NFS)、多环频率合成(MNFS)和小数分频频率合成(FNFS)。

直接频率合成器(DFS)使用全模拟实现，虽有较高的换频速度，但随着频率间隔的降低，元器件数目激增，体积增大，成本大大增加，且产生许多难易预料的组合频率，频谱纯度低。

单环频率合成(NFS)虽然集成度高、体积小巧，但其在频谱纯度、换频速度和频率间隔等指标上存在巨大的矛盾，而多环频率合成(MNFS)实际上是DFS和NFS的折中。

传统的小数分频频率合成器(FNFS)通过累加器的进位，控制前置双模分频器在N和N+1两个分频数之间转换，通过环路的低通滤波作用，使VCO锁定在参考频率的分数谐波上，由于锁相环使VCO的频率在N*Fref和(N+1)*Fref之间跳变,这就会引起VCO输出信号的相位调制。通常采用API(模拟相位内插)技术来消除这种寄生的相位调制以提高小数分频锁相环输出信号的频谱纯度，但是由于该方法要求使用较多的模拟器件，内插电路结构复杂，成本高,调试困难，因而影响了它的广泛应用。

发明内容

为了解决上述现有技术问题，本发明提供具有车成本低，调试简单，可以调整瞬时分频系数，可以获得任意小的频率间隔以及可以实现高频率分辨力的频率合成等技术特点的一种带加抖机制的小数分频实现方法。

为了实现上述目的，本发明是通过以下技术方案实现的：

一种带加抖机制的小数分频实现方法，该方法包括如下步骤：

步骤1)：通过基于18bit线性反馈移位寄存器原理的伪随机信号发生器产生18bit伪随机信号，再将该伪随机信号送入一阶delta-sigmal调制器中进行量化噪声整形到高频，减少低频的量化噪声，并输出1bit的加抖信号，所述一阶delta-sigmal调制器由18bit累加器构成；

步骤2)：将1bit的加抖信号送入一个高通滤波器中，滤除低频的量化噪声，进一步降低加抖信号的量化噪声；

步骤3)：将步骤2)处理后的1bit的加抖信号送入到MASH 1-1-1结构的delta-sigmal调制器中，生成3bit的分频调整参数；

步骤4)：将步骤3)获得的3bit的分频调整参数与可配置的12bit的整数分频数系数相加，调整瞬时分频系数以使输出的分频系数为带加抖机制的小数分频频系数。

作为一种改进，所述伪随机信号发生器包括n个寄存器，且n个寄存器初始值不同时为零，所述18bit伪随机信号由D₀-D_n-1的信号组成，所述D₀为低位信号，所述D_n-1为经n个寄存器延时n拍后的信号。

作为一种改进，所述MASH 1-1-1结构的delta-sigmal调制器由3个24bit的一阶delta-sigmal调制器级联，所述3个24bit的一阶delta-sigmal调制器连接有噪声抵消电路，所述噪声抵消电路抵消前两级的量化噪声以实现将加抖的小数分频参数转换成3bit的分频调整参数。