[发明专利]半导体器件及其制造方法

说明书

公开了半导体器件及其制造方法。半导体器件包括在基板上的第一晶体管和在基板上的第二晶体管。第一晶体管和第二晶体管的每个包括竖直地堆叠在基板上且彼此竖直地间隔开的多个半导体图案以及填充半导体图案之间和所述基板与所述多个半导体图案中的最下面的半导体图案之间的空间的栅极电介质图案和功函数图案。第一晶体管的功函数图案包括第一功函数金属层，第二晶体管的功函数图案包括第一功函数金属层和第二功函数金属层，第一晶体管和第二晶体管中的每个的第一功函数金属层具有比第二功函数金属层的功函数大的功函数，并且第一晶体管具有比第二晶体管的阈值电压小的阈值电压。

技术领域

发明构思涉及半导体，更具体地，涉及包括环绕栅极型晶体管(gate-all-aroundtype transistor)的半导体器件及其制造方法。

背景技术

半导体器件由于尺寸小、多功能性和/或低制造成本而被认为是电子产业中的重要因素。半导体器件可以分类为存储数据和/或机器可读指令的半导体存储器件、处理逻辑数据的操作的半导体逻辑器件以及具有存储元件和逻辑元件两者的混合半导体器件。随着电子产业的先进发展，半导体器件已经越来越希望(或可选地要求)高的集成。例如，半导体器件已经日益要求高可靠性、高速度和/或多功能性。半导体器件已经逐渐复杂化和集成以满足这些所需的特性。

发明内容

发明构思的某些实施方式提供包括具有各种阈值电压的环绕栅极型晶体管的半导体器件。

发明构思的某些实施方式提供一种制造半导体器件的方法，该半导体器件包括具有各种阈值电压的环绕栅极型晶体管。

根据发明构思的某些示例实施方式，一种半导体器件可以包括在基板上的第一晶体管和在基板上的第二晶体管。第一晶体管和第二晶体管的每个包括竖直地堆叠在基板上且彼此竖直地间隔开的多个半导体图案以及填充半导体图案之间和所述基板与所述多个半导体图案中的最下面的半导体图案之间的空间的栅极电介质图案和功函数图案。第一晶体管的功函数图案包括第一功函数金属层，第二晶体管的功函数图案包括第一功函数金属层和第二功函数金属层，第一晶体管和第二晶体管的每个的第一功函数金属层具有比第二功函数金属层的功函数大的功函数，并且第一晶体管具有比第二晶体管的阈值电压小的阈值电压。

根据发明构思的某些示例实施方式，一种半导体器件可以包括在基板上的第一晶体管和在基板上的第二晶体管。第一晶体管和第二晶体管的每个包括竖直地堆叠在基板上且彼此竖直地间隔开的多个半导体图案以及填充半导体图案之间和所述基板与所述多个半导体图案中的最下面的半导体图案之间的空间的栅极电介质图案和功函数图案。第一晶体管的空间具有与第二晶体管的空间的尺寸相同的尺寸，第一晶体管的功函数图案包括第一功函数金属层，第二晶体管的功函数图案包括第一功函数金属层和第二功函数金属层，并且第一晶体管具有与第二晶体管的阈值电压不同的阈值电压。

根据发明构思的某些示例实施方式，一种制造半导体器件的方法可以包括：形成交替且重复地堆叠在基板上的牺牲层和半导体层；形成跨越牺牲层和半导体层且在一个方向上延伸的牺牲栅极图案；去除牺牲栅极图案以形成暴露半导体层和牺牲层的第一沟槽和第二沟槽；选择性去除暴露到第一沟槽和第二沟槽的牺牲层；在第一沟槽中形成填充半导体层之间以及基板与最下面的半导体层之间的第一空间的第一功函数图案；以及在第二沟槽中形成填充半导体层之间以及基板与最下面的半导体层之间的第二空间的第二功函数图案。第一功函数图案包括第一功函数金属层，第二功函数图案包括第一功函数金属层和第二功函数金属层，第一空间和第二空间具有彼此相同的尺寸，并且第一功函数图案和第二功函数图案具有彼此不同的功函数。

附图说明

图1示出平面图，其示出根据发明构思的某些示例实施方式的半导体器件。

图2A示出沿着图1的线A-A'剖取的截面图。

图2B示出沿着图1的线B-B'剖取的截面图。