[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

第一晶体管，在基板上；和

第二晶体管，在所述基板上，

其中所述第一晶体管和所述第二晶体管的每个包括，

多个半导体图案，竖直地堆叠在所述基板上并彼此竖直地间隔开，以及

栅极电介质图案和功函数图案，填充所述半导体图案之间和所述基板与所述多个半导体图案中的最下面的半导体图案之间的空间，其中

所述第一晶体管的所述功函数图案包括第一功函数金属层，

所述第二晶体管的所述功函数图案包括所述第一功函数金属层和第二功函数金属层，

所述第一晶体管和所述第二晶体管的每个的所述第一功函数金属层具有比所述第二功函数金属层的功函数大的功函数，并且

所述第一晶体管具有比所述第二晶体管的阈值电压小的阈值电压。

2.如权利要求1所述的半导体器件，其中所述第一晶体管和所述第二晶体管的每个的所述功函数图案完全填充所述半导体图案之间的所述空间。

3.如权利要求1所述的半导体器件，其中

所述第一晶体管和所述第二晶体管的每个还包括在所述功函数图案上的电极图案，并且

所述电极图案具有比所述功函数图案的电阻小的电阻并且不填充所述空间。

4.如权利要求1所述的半导体器件，其中

所述第一晶体管和所述第二晶体管的每个的所述第一功函数金属层包括金属氮化物层，并且

所述第二功函数金属层包括用来自包括硅和铝的组的元素掺杂的金属氮化物层。

5.如权利要求4所述的半导体器件，其中所述第二功函数金属层的硅或铝掺杂浓度在从10at％至30at％的范围内。

6.如权利要求1所述的半导体器件，其中

所述第一晶体管还包括在所述功函数图案和所述半导体图案之间的功函数控制衬层，并且

所述功函数控制衬层配置为产生改变所述第一晶体管的阈值电压的偶极子。

7.如权利要求1所述的半导体器件，还包括：

第三晶体管，在所述基板上；和

第四晶体管，在所述基板上，

其中所述第三晶体管和所述第四晶体管的每个包括

多个半导体图案，竖直地堆叠在所述基板上且彼此竖直地间隔开，以及

栅极电介质图案和功函数图案，填充所述半导体图案之间以及所述基板与所述多个半导体图案中的最下面的半导体图案之间的空间，

其中所述第三晶体管的所述功函数图案包括所述第一功函数金属层和第三功函数金属层，

所述第四晶体管的所述功函数图案包括所述第一功函数金属层、所述第二功函数金属层和所述第三功函数金属层，

所述第三晶体管和所述第四晶体管的每个的所述第三功函数金属层具有比所述第四晶体管的所述第二功函数金属层的功函数小的功函数，

所述第一晶体管和所述第二晶体管是PMOSFET，并且

所述第三晶体管和所述第四晶体管是NMOSFET。

8.如权利要求7所述的半导体器件，其中所述第二晶体管的所述第二功函数金属层具有比所述第四晶体管的所述第二功函数金属层的厚度大的厚度。

9.如权利要求1所述的半导体器件，其中所述第一晶体管和所述第二晶体管的每个的所述功函数图案围绕所述半导体图案的顶表面、底表面和侧壁。

10.如权利要求1所述的半导体器件，其中

所述第一晶体管和所述第二晶体管的每个还包括一对源极/漏极图案，并且

竖直地堆叠的所述多个半导体图案在所述一对源极/漏极图案之间。