[发明专利]半导体器件以及包括其的半导体系统

权利要求书

1.一种半导体器件，包括：

操作控制电路，其被配置为响应于外部设置信号和命令而产生芯片识别储存控制信号、选择识别储存控制信号和模式寄存器设置信号；以及

模式寄存器激活信号发生电路，其被配置为响应于芯片识别储存控制信号和选择识别储存控制信号而产生芯片识别和选择识别，并且被配置为当芯片识别与选择识别相同时，响应于模式寄存器设置信号而产生用于控制模式寄存器设置操作的模式寄存器激活信号。

2.根据权利要求1所述的半导体器件，其中，操作控制电路被配置为在产生芯片识别储存控制信号之后产生选择识别储存控制信号，并且被配置为在产生选择识别储存控制信号之后产生模式寄存器设置信号。

3.根据权利要求1所述的半导体器件，其中，操作控制电路包括命令解码器，所述命令解码器被配置为对命令进行解码以依次产生芯片识别设置信号、选择识别储存控制信号和模式寄存器设置信号。

4.根据权利要求3所述的半导体器件，其中，操作控制电路还包括设置缓冲器，所述设置缓冲器被配置为响应于从芯片识别设置信号产生的缓冲器激活信号而缓冲外部设置信号以产生设置控制信号。

5.根据权利要求4所述的半导体器件，其中，操作控制电路还包括储存控制电路，所述储存控制电路被配置为响应于设置控制信号而缓冲从芯片识别设置信号产生的已延迟的芯片识别设置信号以产生芯片识别储存控制信号。

6.根据权利要求1所述的半导体器件，其中，模式寄存器激活信号发生电路包括第一储存电路，所述第一储存电路被配置为响应于芯片识别储存控制信号而储存已锁存的地址，并且被配置为将所储存的已锁存的地址输出为芯片识别。

7.根据权利要求6所述的半导体器件，其中，模式寄存器激活信号发生电路还包括第二储存电路，所述第二储存电路被配置为响应于选择识别储存控制信号而储存已锁存的地址，并且被配置为将所储存的已锁存的地址输出为选择识别。

8.根据权利要求7所述的半导体器件，其中，模式寄存器激活信号发生电路还包括模式寄存器激活控制电路，所述模式寄存器激活控制电路被配置为响应于在芯片识别与选择识别相同时被使能的比较信号而从模式寄存器设置信号产生模式寄存器激活信号。

9.根据权利要求1所述的半导体器件，还包括模式寄存器，所述模式寄存器被配置为响应于模式寄存器激活信号而从已锁存的地址中提取用于控制内部操作的操作控制信号并且储存所述操作控制信号。

10.一种半导体器件，包括：

第一储存电路，其被配置为响应于芯片识别储存控制信号而储存已锁存的地址，并且被配置为将所储存的已锁存的地址输出为芯片识别；

第二储存电路，其被配置为响应于选择识别储存控制信号而储存已锁存的地址，并且被配置为将所储存的已锁存的地址输出为选择识别；以及

模式寄存器激活控制电路，其被配置为响应于在芯片识别与选择识别相同时被使能的比较信号而从模式寄存器设置信号产生模式寄存器激活信号。

11.根据权利要求10所述的半导体器件，还包括操作控制电路，所述操作控制电路被配置为在产生芯片识别储存控制信号之后产生选择识别储存控制信号，并且被配置为在产生选择识别储存控制信号之后产生模式寄存器设置信号。

12.根据权利要求11所述的半导体器件，其中，操作控制电路包括命令解码器，所述命令解码器被配置为对命令进行解码以依次产生芯片识别设置信号、选择识别储存控制信号和模式寄存器设置信号。

13.根据权利要求12所述的半导体器件，其中，操作控制电路还包括设置缓冲器，所述设置缓冲器被配置为响应于从芯片识别设置信号产生的缓冲器激活信号而缓冲外部设置信号以产生设置控制信号。