[发明专利]基于忆阻器非实质蕴涵逻辑的编、译码电路的操作方法

说明书

本发明公开了一种基于忆阻器非实质蕴涵的编、译码电路的操作方法，其利用非实质蕴涵“非‑与”式特点结合编码和译码逻辑表达式，通过几步非实质蕴涵操作，从而可在输出单元上检测到编码或译码结果。本发明是纯忆阻实现方式，不再借助MOS管，电路整体结构更加简单，功耗更低，体积更小；并且忆阻器具有良好的非易失性，能将存储和运算相结合，有望突破传统冯.诺依曼体系架构的瓶颈。同时由于非实质蕴涵能够级联操作，从而可将该编码和译码逻辑功能扩展至交叉阵列中，使得大规模编码和译码操作成为可能，实际生产过程中的操作效率大幅度提升，提高了操作的灵活性，同时所需的芯片体积相较于传统结构要小很多。

技术领域

本发明属于基于组合逻辑电路的交叉阵列领域，更具体地，涉及一种基于忆阻器非实质蕴涵逻辑的编、译码电路的操作方法。

背景技术

随着人工智能及类脑时代的到来，大规模快速运算已经变得炙手可热，然而这却为传统的晶体管器件及其逻辑电路带来了挑战。由摩尔定律可知，随着集成电路技术的发展，其上的电子元件数目成倍增长，那么晶体管器件尺寸必将越来越小，而目前生产技术、制备成本和社会需求等因素，导致最终对集成电路性能的提升越来越困难。当晶体管的尺寸接近纳米级别时，其中的寄生电容、场效应和温漂等问题必然会对其可靠性和稳定性等指标造成不好的影响；一旦晶体管的尺寸达到纳米级别，其中的二氧化硅绝缘层会降低到几个原子的厚度，从而会出现许多新的技术问题。如电子可能会击穿绝缘层，导致漏电，栅极中的杂质会渗透到电介质，隧道效应、量子效应、寄生效应、短沟效应和参数不稳定的影响会越来越显著，晶体管的漏电流变大、能耗增加、可靠性变差及寿命减短等。同时，器件厚度的微弱变化会导致操作条件的变化，使得维持器件的容差极其困难。以上这些问题不可避免地对晶体管集成电路的发展造成了巨大的障碍。作为新型的具有很多优良性能的纳米级器件的忆阻器，自1971年被预言存在、2008年被首次成功制备出物理实物以来，开始受到科研工作者的广泛关注，忆阻器的“阻变”性及类似“开关”的特性使得其能够取代传统的晶体管器件，并有望解决其技术瓶颈的难题。

1971年，蔡少棠教授在电路理论及对称性原理的基础上推测除了电阻、电容和电感之外应该还存在一种新型的基本电路元件，并将其称为“忆阻器”，即有记忆的电阻。2008年，美国惠普实验室在《Nature》上宣布制备出了忆阻器实物，该成果证明了蔡少棠教授关于忆阻器推理预测的正确性。忆阻器材料具有性能稳定、功耗较低、存储速度快，体积较小以及非易失性等特点，并且其读写存储速度较快，还能与CMOS晶体管技术相互兼容，同时其阻值大小能够随外加电压而改变等特点。因此，它相较于其他的存储介质存在明显的优势，在很多方面具有很好的应用。例如，利用忆阻器不同的阻值状态来存储不同的数据信息，从而代替CMOS器件进行传统的逻辑门电路和逻辑运算电路的设计；同时在基于忆阻器的生物突触及神经网络设计、模式识别与图像处理等方面都有相关的良好应用。故而，作为新型的基本电路元器件——忆阻器必然会转变传统电子电路系统的设计思路，进而推动整个电子行业的蓬勃发展。

在新型逻辑电路结构中，基于忆阻器的实质蕴涵逻辑电路(逻辑表达式的应用十分广泛，然而，经过科研人员的研究发现该逻辑电路在实际操作过程中，忆阻器存在阻值“切换不完全”的缺陷，即忆阻器在一步实质蕴涵操作完成之后，其阻值不能达到最小值R_on，只是接近最小值R_on，而在由该忆阻器单元参与的多步实质蕴涵操作之后，该忆阻器的阻值将不在低阻态范围内，即不能再被认为是逻辑“1”，因此实质蕴涵逻辑操作失效。故而针对该缺陷提出了改进型电路设计，将其命名为“非实质蕴涵(NIMP)”逻辑电路该非实质蕴涵不存在阻值“切换不完全”的缺陷，故而能够实现多步非实质蕴涵的级联操作，进而能够用于大规模交叉阵列中，因此基于该非实质蕴涵逻辑的电路设计具有十分优良的性能，结合该逻辑结构的组合逻辑电路及其交叉阵列设计也得到了广泛的关注。

发明内容