[发明专利]半导体元件搭载用基板以及其制造方法有效
申请号: | 201810631885.3 | 申请日: | 2018-06-19 |
公开(公告)号: | CN109285823B | 公开(公告)日: | 2022-08-12 |
发明(设计)人: | 久保田觉史 | 申请(专利权)人: | 大口电材株式会社 |
主分类号: | H01L23/495 | 分类号: | H01L23/495;H01L21/48 |
代理公司: | 北京银龙知识产权代理有限公司 11243 | 代理人: | 金成哲;王莉莉 |
地址: | 日本鹿*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 元件 搭载 用基板 及其 制造 方法 | ||
1.一种半导体元件搭载用基板,其特征在于,具有:
凹部,其通过半蚀刻加工形成于金属板的一侧的表面,并且具有尺寸比半导体封装件的底面尺寸小且比半导体元件的底面尺寸大的底面,该底面遍及整个区域为平坦;和多个端子部,它们由镀层构成,并且在从一个上述凹部的底面至侧面以及该凹部的外侧的表面的预定位置带有台阶地形成。
2.一种半导体元件搭载用基板,其特征在于,具有:
凹部,其通过半蚀刻加工形成于金属板的一侧的表面,并且具有尺寸比半导体封装件的底面尺寸小且比半导体元件的底面尺寸大的底面,该底面遍及整个区域为平坦;焊垫部,其由镀层形成在一个上述凹部的底面的中央部;以及多个端子部,它们由镀层构成,并且在上述焊垫部的周边且在从上述凹部的上述底面至侧面以及该凹部的外侧的表面的预定位置带有台阶地形成。
3.根据权利要求1或2所述 的半导体元件搭载用基板,其特征在于,
上述凹部的深度是0.005mm~0.11mm。
4.一种半导体元件搭载用基板的制造方法,其特征在于,具有:
在金属板的一侧的表面上形成具有尺寸比半导体封装件的底面尺寸小且比半导体元件的底面尺寸大的开口部的蚀刻用抗蚀剂掩模,并且在上述金属板的另一侧的表面上形成覆盖整个面的蚀刻用抗蚀剂掩模的工序;
从上述金属板的一侧实施半蚀刻加工来形成凹部的工序;
将形成于上述金属板的一侧的表面上的上述蚀刻用抗蚀剂掩模除去的工序;
在上述金属板的一侧的表面上形成电镀用抗蚀剂掩模的工序,该电镀用抗蚀剂掩模在从一个上述凹部的底面至侧面以及该凹部的外侧的表面的与预定位置对应的区域具有多个开口部;
对上述电镀用抗蚀剂掩模的开口部实施电镀加工来形成带有台阶的多个端子部的工序;以及
将形成于上述金属板的两面上的抗蚀剂掩模除去的工序。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于大口电材株式会社,未经大口电材株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810631885.3/1.html,转载请声明来源钻瓜专利网。