[发明专利]半导体封装

说明书

本发明公开一种半导体封装，包括：载体基底，具有上表面；半导体晶粒，安装在所述上表面上；多个接合引线，将所述半导体晶粒的主动面连接至所述载体基板的上表面；绝缘材料；封装所述多个接合引线；部件，安装在所述绝缘材料上；以及模塑料，覆盖所述载体基板的上表面并封装所述半导体晶粒、多个接合引线、部件和绝缘材料。这样可以避免在加工时相邻的引线之间的短路问题，并且绝缘材料还可以保护接合引线以及为接合引线提供额外的机械支撑，使得在接合引线可以支撑安装在上面的部件，这样可以增加封装的集成度，提高封装空间的利用率，以及减小封装的占用面积。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体封装。

背景技术

在集成电路(IC，integrated circuit)封装行业中，会持续地期望为具有更多数量的输入/输出(I/O，input/output)端子焊盘的半导体晶粒提供密度越来越高的IC封装。当使用传统的引线接合(bonding)封装技术时，对于给定尺寸的晶粒，随着I/O端子焊盘数量的增加，相邻的接合引线(bonding wire)之间的间距或空间变得越来越小。

在塑料IC封装的模塑(molding)或封装(encapsulation)期间，塑料模塑料熔化流入模腔中并会施加足够高的应力以使接合引线移位或者变形，因此导致接合引线(bondingwire)扫动(sweep)。接合引线的移位或者变形导致相邻的接合引线彼此接触，这将导致相邻引线之间的短路。

尽管已经提出了各种方法来减少IC封装的封装工艺期间的接合引线，但是这些方法中的许多方法需要额外的工艺步骤或需要专门的设备。这些额外的工艺步骤或专门的设备的要求增加了封装的生产成本，因此不是期望的解决方式。

发明内容

有鉴于此，本发明提供一种半导体封装，以解决封装工艺期间相邻接合线之间的短路问题。

根据本发明的第一方面，公开一种半导体封装，包括：

载体基底，具有上表面；

半导体晶粒，安装在所述上表面上；

多个接合引线，将所述半导体晶粒的主动面连接至所述载体基板的上表面；

绝缘材料，封装所述多个接合引线；

部件，安装在所述绝缘材料上；以及

模塑料，覆盖所述载体基板的上表面并封装所述半导体晶粒、多个接合引线、部件和绝缘材料。

根据本发明的第二个方面，公开一种半导体封装，包括：

载体基底，具有上表面；

半导体晶粒，安装在所述上表面上；

多个第一接合引线，将所述半导体晶粒连接至所述载体基板；

绝缘材料，封装所述多个第一接合引线；

部件，安装在所述绝缘材料上；

多个第二接合引线，将所述部件连接至所述载体基板；以及

模塑料，覆盖所述载体基板的上表面并且封装所述半导体晶粒、部件、多个第一接合引线、多个第二接合引线和绝缘材料。

根据本发明的第三个方面，公开一种半导体封装，包括：

载体基底，具有上表面；

第一半导体晶粒，安装在所述上表面上；

多个第一接合引线，将所述第一半导体晶粒连接至所述载体基板；

第一绝缘材料，封装所述多个第一接合引线；

第二半导体晶粒，安装在所述第一绝缘材料上；