[发明专利]一种碳化硅结势垒肖特基二极管

说明书

本发明公开了一种碳化硅结势垒肖特基二极管，其特征在于：具有正八边形和正方形的P型离子注入掺杂区(2)，并且，正八边形P型离子注入掺杂区(21)和正方形P型离子注入掺杂区(22)等间距交替排列。本发明提供的SIC JBS器件，通过设计其P型离子注入掺杂区为正方形和正八边形，同时交替等间距排列设计，以使器件芯片区的面积利用率更高，获得更大的面积因子，从而使得器件的正向电流密度更大。

技术领域

本发明涉及半导体器件，尤其是涉及一种改善P型离子注入掺杂区设计的碳化硅结势垒肖特基二极管。

背景技术

在SIC JBS(碳化硅结势垒肖特基二极管)器件中，Pgrid(P型离子注入掺杂区)是阻止电流通过的区域，当前SIC JBS的主流器件中，Pgrid的结构大多设计成如图1所示的正六边形和如图2所示的长条形状，然而这两种主流的设计在面积的利用上仍有欠缺，面积因子有待提高。

以上背景技术内容的公开仅用于辅助理解本发明的发明构思及技术方案，其并不必然属于本专利申请的现有技术，在没有明确的证据表明上述内容在本专利申请的申请日前已经公开的情况下，上述背景技术不应当用于评价本申请的新颖性和创造性。

发明内容

本发明的主要目的在于提出一种通过改善P型离子注入掺杂区结构设计，来提高面积因子的碳化硅结势垒肖特基二极管，以克服现有的结构设计面积利用率不高的问题。

本发明为达上述目的提出以下技术方案：

一种碳化硅结势垒肖特基二极管，具有正八边形和正方形的P型离子注入掺杂区，并且，正八边形P型离子注入掺杂区和正方形P型离子注入掺杂区等间距交替排列。

更进一步地，各所述P型离子注入掺杂区的纵向厚度相同。

更进一步地，所述正八边形P型离子注入掺杂区和所述正方形P型离子注入掺杂区等间距交替排列形成对称图案，所述对称图案同时满足中心对称和轴对称。

更进一步地，每一对相邻的正方形P型离子注入掺杂区和正八边形P型离子注入掺杂区，正方形的其中两条平行边与正八边形的其中两条平行边相互平行。

更进一步地，正八边形P型离子注入掺杂区和正方形P型离子注入掺杂区之间的所述间距是相邻的正方形和正八边形之间距离最近的两条平行边之间的距离。

更进一步地，正方形P型离子注入掺杂区和正八边形P型离子注入掺杂区的边长相同。

更进一步地，所述间距根据正向导通电流和反向击穿电压来设置。

本发明提供的SIC JBS器件，通过设计其P型离子注入掺杂区为正方形和正八边形，同时交替等间距排列设计，以使器件芯片区的面积利用率更高，获得更大的面积因子，从而使得器件的正向电流密度更大。

附图说明

图1是现有的SIC JBS器件的正六边形Pgrid结构示意图；

图2是现有的SIC JBS器件的长条形Pgrid结构示意图；

图3是本发明一优选实施例的SIC JBS器件的Pgrid结构示意图；

图4是具有图3所示Pgrid结构的SIC JBS器件的芯片区的剖面图。

具体实施方式

下面结合附图和具体的实施方式对本发明作进一步说明。