[发明专利]一种抗辐照高阶高速可参数重构FIR滤波器设计方法及系统

权利要求书

1.一种抗辐照高阶高速可参数重构FIR滤波器设计方法，其特征在于，所述方法包括如下步骤：

(1)预设FIR滤波器的阶数N；

(2)确定一列乘加器所包含的乘加器的个数L；

(3)如果N≤L，则采用基于乘加器硬核的低阶FIR滤波器设计方法完成滤波器设计；

(4)如果N＞L，则采用基于乘加器硬核的高阶FIR滤波器设计方法完成滤波器设计；

在步骤(3)中，采用基于乘加器硬核的低阶FIR滤波器设计方法完成滤波器设计包括如下步骤：

(2.1)将乘加器硬核配置为乘累加的工作模式；

(2.2)将滤波器参数发送至各个乘加器的A输入端口；

(2.3)将等待进行FIR滤波的信号接入第1个乘加器的B输入端口；

(2.4)将第n个乘加器的B进位输出端口联接至第n+1个乘加器的B输入端口，N≥n≥1；

(2.5)将第n个乘加器的P结果输出端口联接至第n+1个乘加器的P进位输入端口，N≥n≥1；

(2.6)将第1个乘加器的B输入端口配置为独立输入模式；

(2.7)将第N个乘加器的P结果输出端口配置为独立输出模式；

在步骤(4)中，采用基于乘加器硬核的高阶FIR滤波器设计方法完成滤波器设计包括如下步骤：

(3.1)将乘加器硬核配置为乘累加的工作模式；

(3.2)将滤波器参数发送至各个乘加器的A输入端口；

(3.3)将等待进行FIR滤波的信号接入第1个乘加器的B输入端口；

(3.4)将第n个乘加器的B进位输出端口联接至第n+1个乘加器的B输入端口，L≥n≥1；

(3.5)将第n个乘加器的P结果输出端口联接至第n+1个乘加器的P进位输入端口，L≥n≥1；

(3.6)将第1个乘加器的B输入端口配置为独立输入模式；

(3.7)将第L个乘加器的P结果输出端口配置为独立输出模式；

(3.8)将第L个乘加器的P结果输出信号发送至M级触发器；

(3.9)M级触发器输出信号发送至乘加器的A输入端口；

(3.10)将第n个乘加器的B进位输出端口联接至第n+1个乘加器的B输入端口，N≥n≥L+1；

(3.11)将第n个乘加器的P结果输出端口联接至第n+1个乘加器的P进位输入端口，N≥n≥L+1；

(3.12)将第L个乘加器的B输入口配置为独立输入模式；

(3.13)将第N个乘加器的P结果输出端口配置为独立输出模式。

2.根据权利要求1所述的抗辐照高阶高速可参数重构FIR滤波器设计方法，其特征在于：在步骤(2.1)中，该工作模式的运算法则为：P结果输出端口＝A输入端口×B输入端口+P进位输入端口。

3.根据权利要求1所述的抗辐照高阶高速可参数重构FIR滤波器设计方法，其特征在于：在步骤(3.1)中，该工作模式的运算法则为：P结果输出端口＝A输入端口×B输入端口+P进位输入端口。