[发明专利]一种基于FPGA的数据加解密系统

权利要求书

1.一种基于FPGA的数据加解密系统，包括主机端、FPGA端和内存DDR，其特征在于，所述FPGA端包括通过AXI总线连接的PCIE设备接口硬核、存储控制模块、DMA传输控制模块、解析及封装模块、以及连接到所述解析及封装模块的密钥管理模块、加解密模块，所述FPGA端与主机端通过PCIE设备接口硬核连接，所述FPGA端与内存DDR之间通过存储控制模块连接，其中：

所述存储控制模块，用于控制内存DDR数据帧的读写；

所述DMA传输控制模块，用于根据主机端发起的数据传输信号，通过AXI总线和存储控制模块实现主机端与内存DDR之间数据帧的独立传输；

所述解析及封装模块，用于对通过AXI总线和存储控制模块从内存DDR中读取的数据帧进行解析，发送到加解密模块中进行处理，并在处理结束后，将处理好的数据封装为数据帧通过AXI总线和存储控制模块存入内存DDR；

所述密钥管理模块，用于根据所述解析及封装模块解析得到的帧头，完成密钥的在线生成、卷分量密钥创建与销毁操作；

所述加解密模块，用于根据密钥管理模块输出的密钥，对所述解析及封装模块输出的数据进行加解密处理；

其中，所述数据帧的帧头包括卷分量、控制码和用户密钥；所述密钥管理模块在根据所述解析及封装模块解析得到的帧头，完成密钥的在线生成、卷分量密钥创建与销毁操作时，执行如下操作：

在控制码为第一控制码时，从外接的闪存FALSH中查找并读取与帧头中卷分量对应的卷分量密钥，将卷分量密钥与用户密钥运算后得到加密操作所需密钥；

在控制码为第二控制码时，从外接的闪存FALSH中查找并读取与帧头中卷分量对应的卷分量密钥，将卷分量密钥与用户密钥运算后得到解密操作所需密钥；

在控制码为第三控制码时，根据帧头中卷分量，从随机数芯片获取一串真随机数，作为该卷分量对应的卷分量密钥，并将卷分量密钥与卷分量存储到闪存FLASH中；

在控制码为第四控制码时，根据帧头中的卷分量，从闪存FALSH中查找与该卷分量对应的卷分量密钥，并将所述卷分量密钥所在的FLASH块进行擦除重写，删除所要销毁的对应卷分量密钥与卷分量。

2.如权利要求1所述的基于FPGA的数据加解密系统，其特征在于，所述FPGA端还包括与AXI总线连接的第一状态寄存器和第二状态寄存器，所述第一状态寄存器用于存储传输完成标志位，所述第二状态寄存器用于存储加解密完成标志位。

3.如权利要求2所述的基于FPGA的数据加解密系统，其特征在于，所述主机端在数据帧传输完成后发出更新指令；所述第一状态寄存器根据主机端发出的更新指令，更新传输完成标志位；所述解析及封装模块在检测到第一状态寄存器中的传输完成标志位有效时，通过AXI总线和存储控制模块从内存DDR中读取数据帧并进行解析，并在读取完成后更新第一状态寄存器中的传输完成标志位。

4.如权利要求2所述的基于FPGA的数据加解密系统，其特征在于，所述解析及封装模块，还用于在将处理好的数据封装为数据帧通过AXI总线和存储控制模块存入内存DDR后，通知所述第二状态寄存器更新加解密完成标志位；所述第二状态寄存器根据收到的更新指令，更新加解密完成标志位，所述主机端在检测到第二状态寄存器中的加解密完成标志位有效时，读取加解密完成后的数据帧，并在读取完成后更新第二状态寄存器中的加解密完成标志位。