[发明专利]一种JTE内嵌多沟槽复合终端结构功率器件及制作方法

说明书

本发明公开了JTE内嵌多沟槽复合终端结构功率器件及制作方法；自上而下依次层叠设置有P型区、外延层、衬底层和阴极，阳极设置在P型区；在外延层的上方设置有P+区和JTE，所述P+区和所述JTE的一端连接；所述JTE顶部设置有若干个沟槽环，所述沟槽环中填有High‑K介质。本申请的新型复合终端耐压结构工艺简单，对JTE浓度敏感性降低，同时能提高器件终端的耐压能力和减少所需耐压终端的芯片面积；同时终端的N型抗浪涌电流增强层Surge layer在正向导通时大的浪涌电流下还能起到分流作用，增强器件的抗浪涌电流能力。

技术领域

本发明涉及半导体器件技术领域，具体涉及一种功率器件JTE内嵌多沟槽复合终端结构及其制作方法。

背景技术

SiC 作为近十几年来迅速发展的宽禁带半导体材料，与其它半导体材料，比如Si，GaN 及GaAs 相比，SiC 材料具有宽禁带、高热导率、高载流子饱和迁移率、高功率密度等优点。SiC 可以热氧化生成二氧化硅，使得SiC MOSFET，SBD，IGBT及GTO等功率器件和电路的实现成为可能。自20 世纪90 年代以来，SiC MOSFET和SBD等功率器件已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。

目前碳化硅功率器件的设计和制备过程中，尤其是高压功率器件，为了降低结边缘电场，提高器件实际耐压能力，需要器件有良好的终端结构，例如场板(FP)、场限环(FLR)、结终端延伸(JTE)等。如图1、图2所示，在现有SiC功率器件结构中广泛应用的主要是结终端延伸结构(JTE)和场限环(FLR)。

但是，由于SiC器件的表面电场高，为了提高耐压，需要在器件设计时降低表面峰值电场，需要设计较多数量的场限环。在设计中，环的数量、环宽、环间隔等较多因素都会对表面电场分布造成影响，并且多个场限环的终端占用芯片面积较大，不利于提高电流。而结终端延伸结构JTE存在优值浓度，器件终端击穿耐压对JTE的优值浓度敏感，因此设计窗口较小。并且结终端延伸结构对表面电荷非常敏感，容易因界面不稳定性和氧化层电荷而影响器件表面电场分布，进而影响器件击穿电压以及可靠性。因此，需要设计一种更可靠高效的SiC器件终端结构，对JTE的浓度或FLR环宽、间距的工艺偏差以及界面电荷不敏感，同时提高器件的耐压性能。

发明内容

针对现有技术中存在的问题，本发明的目的在于提供一种功率器件JTE内嵌多沟槽复合终端结构及其制作方法。该新型终端结构主要由三种结构组合而成：在N型（或P型）外延耐压层的结终端区域的上层是与外延层相反掺杂的P型层结终端延伸JTE（外延是P型时则为N型），同时在上层P型层中有离散的沟槽环，沟槽中填入了SiO2或其他High-K介质；在终端P型JTE结构的底下有与外延层相同掺杂类型但浓度比外延层稍高的N型抗浪涌电流增强层Surge layer。在具体工艺制作时，终端P型 JTE区和底下的N型抗浪涌电流增强层Surge layer一次注入完成，然后利用类似传统场限环FLR的光刻版做光刻，直接在光刻的开口处继续往下刻蚀出离散的沟槽结构；接下来在制作器件钝化层时将沟槽中填入了SiO2或其他High-K介质，这样就能构造出一种新型的JTE复合终端结构。这种新型复合终端耐压结构工艺简单，对JTE浓度敏感性降低，同时能提高器件终端的耐压能力和减少所需耐压终端的芯片面积；同时终端的N型抗浪涌电流增强层Surge layer在正向导通时大的浪涌电流下还能起到分流作用，增强器件的抗浪涌电流能力。

为实现上述目的，本发明采用以下技术方案：

一种JTE内嵌多沟槽复合终端结构功率器件，自上而下依次层叠设置有P型区、外延层、衬底层和阴极，阳极设置在P型区；在外延层的上方设置有P+区和底部平整的JTE结构，所述P+区和所述JTE结构的一端连接；所述JTE结构的顶部设置有若干个沟槽环，所述沟槽环中填有High-K介质。

进一步，所述JTE结构的底部设置有雪崩耐量增强结构。