[发明专利]一种高可靠星载计算机程序存储设备

说明书

本发明公开了一种高可靠星载计算机程序存储设备，包括CPU、FPGA、PROM、EEPROM、SRAM和看门狗电路；FPGA衔接CPU和各个存储器，用于匹配各个存储器的控制时序；PROM用于存储监控程序和安全程序；EEPROM用于存储系统应用程序；计算机运行时，程序从EEPROM搬场到SRAM中，并驻留在SRAM中运行；EEPROM存储采用三模冗余的方式，对每一份数据存储在独立的三个EEPROM中；看门狗电路用于对EEPROM的复位控制。本发明采用PROM、EEPROM、SRAM三种存储器，充分发挥三种存储器的自身特点，采用FPGA技术进行有效管理，实现星载计算机高可靠的程序存储。

技术领域

本发明属于航天飞行器电子技术，尤其涉及一种高可靠星载计算机程序存储设备。

背景技术

星载计算机具有高可靠、长寿命的特点，对存储器特别是程序存储器的可靠性要求严格，程序存储器的数据错误将直接影响星载计算机的运行，甚至影响整颗卫星的安全。目前星载计算机的程序存储多采用“PROM+SRAM”的方法，可靠性较高，但PROM单片存储空间小，扩大存储成本高、硬件消耗大；同时在轨的软件升级只能采用在SRAM中进行，重新开机后升级的软件数据丢失，不利于在轨应用。EEPROM具有单片容量大，可改写且掉电不丢失的特点，但存在数据被改写的风险，在轨应用必须消除改写危害。

发明内容

为满足星载计算机大容量程序存储空间的需求，并具有高可靠的在轨程序升级能力，本发明提出了一种高可靠星载计算机程序存储设备。

本发明所采用的技术方案是：

一种高可靠星载计算机程序存储设备，包括CPU、FPGA、PROM、EEPROM、SRAM和看门狗电路；所述FPGA衔接所述CPU和各个存储器，用于匹配各个存储器的控制时序；所述PROM用于存储监控程序和安全程序，可维护最小的安全系统，不可改写；所述EEPROM用于存储系统应用程序，可改写；计算机运行时，程序从所述EEPROM搬场到所述SRAM中，并驻留在所述SRAM中运行；允许在不影响星载计算机运行的情况下，升级EEPROM存储程序；EEPROM存储采用三模冗余的方式，对每一份数据存储在独立的三个所述EEPROM中；所述看门狗电路用于检测所述EEPROM的供电电压的变化，当低于预设的阈值时，将所述EEPROM置为复位状态，禁止读写操作。

可选的，所述CPU访问存储器均由所述FPGA进行地址译码选择控制，其中所述FPGA内部设计EEPROM指令序列锁时序匹配逻辑，输出时序反馈控制信号，所述CPU根据所述时序反馈控制信号调整自身的读写时序，实现与被访问存储器的时序匹配。

可选的，所述EEPROM在默认状态下处于写锁定状态，需对所述EEPROM发送写解锁指令序列，解锁EEPROM写锁定状态才能进行写操作。

可选的，所述FPGA内部设置预设的EEPROM写允许状态，用于开启EEPROM写信号，该状态位由地面指令控制，当处于EEPROM写允许状态时，发送预设写指令序列才能有效到达所述EEPROM，实现写操作。

可选的，在读取程序过程中，所述PROM读取三份EEPROM数据进行比对，三份数据一致时搬场到所述SRAM中运行；当存在一份EEPROM数据不同于另外两份EEPROM数据时，则判断两份相同的EEPROM数据正确，将正确数据搬场到所述SRAM中，同时判定另一份EEPROM数据错误，记录该份EEPROM数据错误的地址，择机处理；当存在三份EEPROM数据均不相同时，将停止搬场，记录错误，运行所述PROM中的最小系统程序。

与现有技术相比，本发明的有益效果是：