[发明专利]半导体器件及该半导体器件的制造方法

权利要求书

1.一种半导体器件，包括：

n-型层，设置在衬底的第一表面上；

沟槽、n型区和p+型区，设置在所述n-型层上；

p型区，设置在所述n型区上；

n+型区，设置在所述p型区上；

栅绝缘层，设置在所述沟槽中；

栅电极，设置在所述栅绝缘层上；

绝缘层，设置在所述栅电极上；

源电极，设置在所述绝缘层、所述n+型区和所述p+型区上；以及

漏电极，设置在所述衬底的第二表面上，

其中所述n型区包括第一部分和第二部分，所述第一部分与所述沟槽的侧表面接触并且平行于所述衬底的上表面延伸，所述第二部分与所述第一部分接触、与所述沟槽的侧表面隔开并且在垂直于所述衬底的上表面的方向上延伸。

2.根据权利要求1所述的半导体器件，其中所述第一部分的深度小于所述沟槽的深度，并且所述第二部分的深度大于所述沟槽的深度。

3.根据权利要求2所述的半导体器件，其中所述p+型区的深度大于所述沟槽的深度。

4.根据权利要求3所述的半导体器件，其中所述p+型区的深度大于所述第二部分的深度。

5.根据权利要求4所述的半导体器件，其中所述n型区、所述p型区和所述n+型区设置在所述p+型区与所述沟槽的侧表面之间。

6.根据权利要求5所述的半导体器件，其中所述第二部分与所述第一部分的侧表面接触，并且所述第二部分的离子掺杂浓度大于所述第一部分的离子掺杂浓度。

7.根据权利要求5所述的半导体器件，其中所述第二部分与所述第一部分的下表面接触，并且所述第二部分的离子掺杂浓度小于所述第一部分的离子掺杂浓度。

8.根据权利要求7所述的半导体器件，其中所述第一部分与所述p+型区接触。

9.一种半导体器件的制造方法，包括：

在衬底的第一表面上顺序地形成n-型层、初步n型区、p型区和n+型区；

蚀刻所述n+型区、所述p型区、所述初步n型区和所述n-型层以形成沟槽；

在所述沟槽中形成初步栅绝缘层；

在所述初步栅绝缘层上形成栅电极；

在所述栅电极上形成初步绝缘层；

在所述n-型层上形成p+型区；

蚀刻所述初步栅绝缘层和所述初步绝缘层以形成栅绝缘层和绝缘层；

在所述n-型层上形成n型区的第二部分；

在所述绝缘层、所述n+型区和所述p+型区上形成源电极；以及

在所述衬底的第二表面上形成漏电极，

其中在形成所述p+型区时，所述初步n型区变成所述n型区的第一部分，

所述n型区的第一部分与所述沟槽的侧表面接触并平行于所述衬底的上表面延伸，并且

所述n型区的第二部分与所述第一部分接触、与所述沟槽的侧表面隔开并且在垂直于所述衬底的上表面的方向上延伸。

10.根据权利要求9所述的方法，其中形成所述p+型区包括使用所述初步绝缘层作为掩模将p型离子注入到所述n-型层的上表面。

11.根据权利要求10所述的方法，其中形成所述n型区的第二部分包括使用所述绝缘层作为掩模将n型离子注入到所述n+型区和所述p+型区的上表面。

12.根据权利要求11所述的方法，其中所述n型区的第一部分的深度小于所述沟槽的深度，并且所述n型区的第二部分的深度大于所述沟槽的深度。

13.根据权利要求12所述的方法，其中所述p+型区的深度大于所述沟槽的深度。

14.根据权利要求13所述的方法，其中所述p+型区的深度大于所述n型区的第二部分的深度。