[发明专利]接触插塞的形成方法和刻蚀方法

说明书

本发明涉及接触插塞的形成方法和刻蚀方法。接触插塞的形成方法包括：提供形成有晶体管、覆盖晶体管的介质层、位于介质层上的硬掩模层的衬底，晶体管包括栅极区和源漏区，硬掩模层的材料包括氮氧化硅和/或氮化硅；执行第一干法刻蚀和第二干法刻蚀，刻蚀硬掩模层和介质层，以形成贯穿介质层的接触孔；执行第三干法刻蚀以去除剩余的硬掩模层，最后在接触孔中填充导电材料以形成接触插塞。其中，第三干法刻蚀的工艺气体包含二氧化硫，可以减少对介质层的损坏，并且第三干法刻蚀还可以去除被接触孔暴露出的接触孔蚀刻停止层，从而节约工序。本发明另外提供了利用工艺气体包含二氧化硫的干法刻蚀去除氮氧化硅和/或氮化硅的方法。

技术领域

本发明涉及集成电路制造工艺技术领域，尤其涉及一种接触插塞的形成方法和一种刻蚀方法。

背景技术

在集成电路制造领域，通常涉及反复多次地在晶圆上沉积材料层并作与光刻工艺相关的图形化处理，其中，较典型的是利用干法或湿法刻蚀将图形以外的例如硅基材料或有机材料去除。

在制造金属氧化物半导体场效应晶体管(Metal oxide semiconductor Field-Effect Transistor，MOSFET，以下简称MOS晶体管)的工艺中，氮氧化硅(SiON)和氮化硅(SiN)由于较好的硬度、化学稳定性以及较强的掩蔽能力，可以被用作MOS晶体管制造过程中的钝化层、保护层、刻蚀(或化学机械研磨)的停止层以及硼(B)、磷(P)、砷(As)、镓(Ga)等材料或孔的掩蔽层。目前对氮氧化硅和氮化硅的刻蚀工艺通常采用含氟气体(如C_xF_y)的干法刻蚀或者利用磷酸溶液的湿法刻蚀进行。

另一方面，随着集成电路制造技术向集成度越来越高的方向发展，MOS晶体管本身尺寸持续减小，对其制造工艺的要求也越来越高。为了克服晶体管的短沟道效应，鳍式场效应晶体管(Fin Field-Effect Transistor，以下简称FinFET)受到了广泛关注，FinFET一般包括具有高深宽比的半导体鳍部、覆盖在鳍部的顶面和侧面的栅极结构以及位于该栅极结构两侧的鳍部内的源漏区，此外，通常在FinFET上形成有覆盖栅极结构及源漏区的介质层和硬掩模层，在介质层中还形成有用于与源漏区电连接的接触插塞。

现有工艺在形成接触插塞时，对硬掩模层的刻蚀过程容易对衬底上的其他材料层造成损伤，导致FinFET的性能不良。

发明内容

本发明的目的在于提供一种接触插塞的形成方法和一种刻蚀方法，以解决技术问题中在形成接触插塞时，容易造成晶体管性能不良的问题。

本发明另一个要解决的技术问题是利用两次刻蚀分别去除硬掩模层和被暴露的接触孔蚀刻停止层使得工艺复杂的问题。

为解决上述问题，本发明提供了一种接触插塞的形成方法，其特征在于，包括：提供衬底，所述衬底上依次形成有晶体管、覆盖所述晶体管的介质层、位于介质层上的硬掩模层，所述晶体管包括栅极区和源漏区，所述硬掩模层的材料包括氮氧化硅和/或氮化硅；执行第一干法刻蚀，以在所述硬掩模层中形成与所述源漏区对应的沟槽；执行第二干法刻蚀，以在所述沟槽的下方形成贯穿所述介质层的接触孔；执行第三干法刻蚀，以去除剩余的所述硬掩模层；以及在所述接触孔中填充导电材料以形成接触插塞，其中，所述第三干法刻蚀的工艺气体包含二氧化硫。

可选的，所述第一干法刻蚀的工艺气体包含二氧化硫。

可选的，所述源漏区覆盖有接触孔刻蚀停止层，所述接触孔蚀刻停止层的材料包括氮氧化硅和/或氮化硅。

可选的，所述接触孔暴露出所述接触孔蚀刻停止层。

可选的，所述第三干法刻蚀还去除被所述接触孔暴露出的所述接触孔蚀刻停止层。

可选的，所述第三干法刻蚀的工艺气体还包含氧气。

可选的，所述二氧化硫的流量为100～200sccm，所述氧气的流量为10～50sccm。