[发明专利]在FINFET装置中用于阈值电压控制的方法、设备及系统

说明书

本发明涉及在FINFET装置中用于阈值电压控制的方法、设备及系统，所揭示的是就多个晶体管装置用于控制阈值电压值的至少一种方法、设备及系统。判定第一晶体管栅极的第一阈值电压，该第一晶体管栅极包含具有第一长度的第一栅极通道。判定第二晶体管栅极的第二栅极通道的第二长度。基于该第二长度判定该第二栅极的程序调整，用于提供该第二晶体管栅极的第二阈值电压。该第二阈值电压是在该第一阈值电压的预定范围内。提供与程序调整有关的数据至处理控制器，用于进行该程序调整。

技术领域

本发明大体上是涉及尖端半导体装置的制造，并且更具体地说，是涉及就FinFET装置用于提供阈值电压控制的各种方法。

背景技术

诸如CPU、储存装置、ASIC(特定应用集成电路)及诸如此类的先进集成电路在制作时，需要根据指定的电路布局，在给定的芯片面积中，形成大量电路组件，其中所谓的金属氧化物场效晶体管(MOSFET或FET)代表一种重要的电路组件类型，其实质决定集成电路的效能。FET是一种装置，其典型包括源极区、漏极区、置于该源极区与该漏极区之间的通道区，以及置于该通道区上面的栅极电极。通过FET的电流流动是通过控制施加至栅极电极的电压来控制。若对栅极电极施加比装置的阈值电压更小的电压，则没有通过该装置的电流流动(略去非所欲的漏电流，其相对较小)。然而，对栅极电极施加与装置的阈值电压相等或比其更大的电压时，信道区变为具有导电性，并且允许电流穿过导电通道区在源极区与漏极区之间流动。

为了提升场效晶体管的运作速度，并且增加集成电路装置上场效晶体管的密度，装置设计人员多年来已大幅缩减场效晶体管的实体尺寸。更具体地说，FET的通道长度已显著缩减，已使FET的切换速度获得提升。然而，缩减FET的通道长度亦缩减源极区与漏极区之间的距离。在一些情况下，缩减源极与漏极之间的间隔会造成难以有效率地使通道的电位免于因漏极的电位而受到负面影响。这有时称为所谓的短通道效应，其中FET作为主动开关的特性会降低。

与具有平面结构的平面型FET相比，有所谓的3D装置，诸如说明性FinFET装置，其是一种3维结构。更具体地说，在FinFET中，形成大体上垂直而置的鳍形主动区，而且栅极电极将鳍形主动区的侧边及上表面两者都包围，用以形成三闸结构，为的是要使用具有3维结构而非平面结构的信道。在一些情况下，绝缘覆盖层(例如：氮化硅)是置于鳍片的顶端，并且FinFET装置仅具有双闸结构。

FinFET设计使用可使用选择性蚀刻程序在半导体晶圆的表面上形成的「鳍片」。鳍片可用于在晶体管的栅极与源极与漏极之间形成隆起通道。接着沉积栅极，使得其环绕鳍片以形成三闸结构。由于通道极薄，栅极对里面的载子一般会具有更大的控制。然而，当晶体管切换为接通时，通道的形状可限制电流的流动。因此，可平行使用多个鳍片以提供更大的电流流动使驱动强度提升。

图1绘示目前FinFET装置的特写截面图。图1所示的FinFET装置100包含多个「鳍片」110。该半导体装置可朝垂直取向安置，建立一或多个鳍片110。该FinFET的源极与漏极是沿着鳍片水平置放。高k金属栅极120环绕于鳍片上方，将其三个侧边包覆。栅极120界定FinFET装置的长度。顺着与半导体晶圆的平面平行的方向沿着正交晶面出现电流流动。鳍片的电气有效高度(标示为H)典型为通过鳍片显露步骤中的氧化物凹陷量来测定，因此，所有鳍片110都固定。

鳍片的厚度(标示为T_fi)判定晶体管装置的短信道行为，并且通常比鳍片110的高度H还小。鳍片之间距(标示为P)是通过微影限制条件来测定，并且指定要实施所欲装置宽度的晶圆区。若间距P值小且高度H值大，则能实现每平方面积的较佳装置堆积，导致设计更稠密，或硅晶圆区使用更有效率。