[发明专利]基于广义增广拉格朗日的集成电路全局布局优化方法

说明书

本发明提供一种基于广义增广拉格朗日的集成电路全局布局优化方法，其包括以下步骤：步骤S1：将电路表示为超图；电路中的每个单元都被当成一个顶点；每个线网被当作是一个超边；步骤S2：提供一广义增广拉格朗日方法，并用其解决VLSI全局布局问题；步骤S3：证明了该广义增广拉格朗日方法对于全局布局问题是全局收敛的；步骤S4：将该广义增广拉格朗日方法应用于处理带有线网拥塞度约束的全局布局问题。本发明保留了二次罚方法和增广拉格朗日法的优点，并将二次罚方法平稳地过渡到了增广拉格朗日法。用该方法来求解全局布局问题时，单元可以在“二次罚”阶段迅速扩散，并为“增广拉格朗日”阶段提供一很好的初始解，最终得到高质量的结果。

技术领域

本发明属于超大规模集成电路物理设计自动化技术领域，具体涉及一种基于广义增广拉格朗日的集成电路全局布局方法。

背景技术

布局是超大规模集成电路(Very Large Seale Integration，以下简称VLSI)物理设计自动化的一个重要环节，它的性能质量极大地影响着电网设计的下游阶段：时钟树综合，功耗优化，全局和详细布线，版图仿真，设计变化等。此外，现代先进的电路发计带来了许多新的需求和约束，如可布线性、时间、功率、和可制造性等。因此，对于具有数百万个单元的现代电路设计，需要开发一种高效、高质量、健壮的布局算法。

布局算法可以分为三个主要类别：基于最小割分区的布局方法、基于模拟退火的方法和分析方法。最近的研究表明，基于分析方法的布局器可以获得质量最好的布局结果，并且具有较好的可扩展性。分析方法将布局问题定义为一个由目标函数和一系列布局约束组成的数学规划问题，并利用一些优化方法来求解。

通常，基于分析方法的布局工具将布局问题分为三个步骤处理：全局布局(GlobalPlacement，简称GP)、合法化(Legalization，简称LG)和详细布局(Detailed Placement，简称DP)。分析方法在全局布局阶段忽略一些单元重叠，通过求解最小化线长等目标及满足一定约束的布局问题来产生单元的最佳位置。合法化通过单元的局部移动消除全局布局之后遗留的重叠。详细布局在合法化的基础上局部移动部分单元，进一步优化总线长等目标。全局布局是VLSI布局中最关键的一步，因为它大体上确定了每个单元的位置，从而决定了布局的质量。因此，基于分析方法的布局算法研究主要集中在全局布局。

二次布局和非线性(不是二次)布局方法是分析方法中两种最流行的方法。一般来说，二次布局本质上更有效(由于其简单的二次线长模型和二次规划问题的求解)，非线性布局可以获得更好的解决方案(主要是由于其更准确的线长模型)。非线性布局使用光滑和更准确的线长模型来近似半周长线长(HPWL)并解析地计算梯度。在非线性布局中，通常采用二次罚方法将约束放到目标函数中，并通过求解一系列无约束极小化问题来获得布局结果。由于求解非线性优化问题通常是耗时的，所以通常采用多级框架来减少运行时间，提高可扩展性。

通过将违背每个网格密度约束值的平方惩罚到目标函数中，二次罚方法通过增加罚参数的值可以迅速地散开单元。然而，由于线长项和密度惩罚项都在目标函数中，随着罚参数的增加，目标函数中密度惩罚项可能会变得太大，而线长项的值太小。这种情况会导致总线长急剧地增加，从而全局布局解的质量变差。此外，光滑密度函数(例如钟形函数或是S型函数)通常是高度非凸的。因此，随着罚参数值的增加，该问题会变得难以正常地求解，使得二次罚方法很可能遭遇病态情况，从而限制解的质量。

由于乘子的值并不总是增加的，所以增广拉格朗日方法可以减少病态情况的发生。然而，增广拉格朗日方法散开单元的速度比二次罚方法来得慢。此外，如果没有精确的线搜索，增广拉格朗日方法得到的解不足以接近原问题的驻点。

现有的全局布局算法都是直接使用优化方法，并且使用不同的策略仔细选择参数值，以获得更好的布局结果。此外，现代电路设计通常需要考虑不同的设计要求和约束。这就对优化方法的可扩展性提出了更高的要求。因此，优化方法最好可以考虑VLSI全局布局问题的特点，即大规模的问题规模、非凸约束等，并开发出更高效、更有效的非线性优化方法来处理全局布局问题。