[发明专利]基于广义增广拉格朗日的集成电路全局布局优化方法

权利要求书

1.一种基于广义增广拉格朗日的集成电路全局布局优化方法，其特征在于：包括以下步骤：

步骤S1：将电路表示为超图H＝{V，E}；电路中的每个单元都被当成一个顶点；每个线网被当作是一个超边；其中V＝{v₁，v₂，...，v_n}是n个单元的集合；E＝{e₁，e₂，...，e_m}是m个线网的集合；n、m为自然数；

步骤S2：提供一广义增广拉格朗日方法，并用其解决VLSI全局布局问题；

步骤S3：证明了步骤S2中提出的广义增广拉格朗日方法对于全局布局问题是全局收敛的；

步骤S4：将该广义增广拉格朗日方法应用于处理带有线网拥塞度约束的全局布局问题；

所述步骤S1的布局区域是矩形薄板，它的宽度和高度分别为W和H，则它的左下角坐标为(0，0)，右上角为(W，H)，(x_i，y_i)为单元v_i的中心坐标；把布局区域被划分一系列大小相同的bin；利用log-sum-exp线长模型和钟形方法分别用来近似光滑化总线长和密度函数，则全局布局问题表示为：

其中W(x，y)是一线长函数，D_b(x，y)是一密度函数，它是bin b中可移动单元的总面积，M_b是bin b中最大允许放置的可移动单元的面积；

在可布线性驱动的全局布局中，当考虑线网拥塞度的全局布局问题被描述为：

其中是bin b中光滑化后的线网拥塞度，S′_b是bin b中被允许的总的布线面积；

所述步骤S2中，利用广义增广拉格朗日方法GALM求解下列一系列的无约束的优化问题来解决最小化问题：

通过更新参数ω和拉格朗日乘子μ^k，其中chip表示芯片区域，

其中ρ表示罚参数，并令v＝(x，y)和f(v)＝L_ρ(x，y，μ^k)；采用了共轭梯度法作为求解无约束极小化问题；

共轭梯度法求解具体包括以下步骤：

步骤S21：将i设为0，并在计算梯度g_k0和共轭方向d_k0；

步骤S22：确定第i次迭代的步长a_ki：在求解过程的每一次迭代中，采用非精确线搜索来有效的确定步长，即令步长其中s为人为定义的参数，w_b表示bin b的宽度，d_ki表示共轭方向；在计算步长之后，更新迭代结果，并计算相应的梯度g_k(i+1)；

步骤S23：采用PRP公式来更新β_k(i+1)，并更新了共轭方向d_k(i+1)；

步骤S24：将v_ki被发置为下一轮共轭梯度法求解的初始解；

步骤S25：根据溢出值比例更新了参数ω；ω更新函数是基于Gompertz曲线，在开始和结束处具有最慢的增长率，参数ω的更新公式如下

其中ω₀，ω₁和ω₂是常数，OFR是溢出值比例，它用于衡量单元分布的均匀程度；OFR被定义为所有bin中的单元总溢出画积与所有可移动单元的面积之和的比值；OFR越小，则单元分布越均匀；

步骤S26：由共轭梯度法得到的解将远离原始问题的KKT点；使用下面的公式来更新拉格朗日乘子：

拉格朗日乘子的更新与ω有关，从而减少每个bin中网格密度约束的影响。

2.根据权利要求1所述的基于广义增广拉格朗日的集成电路全局布局优化方法，其特征在于：步骤S25中ω₀，ω₁和ω₂分别被设置为200，6和0.06。