[发明专利]显示装置及其栅极驱动器

权利要求书

1.一种栅极驱动器，其特征在于，包括：

一起始信号产生电路，用以接收一第一致能信号、一第二致能信号以及一第三致能信号，并产生一起始信号；

一第一移位暂存器电路，与该起始信号产生电路电性耦接，该第一移位暂存器电路接收该第一致能信号以及该起始信号，并用以产生至少一第一栅极驱动信号；

一第二移位暂存器电路，与该起始信号产生电路电性耦接，该第二移位暂存器电路接收该第二致能信号以及该起始信号，并用以产生至少一第二栅极驱动信号；以及

一第三移位暂存器电路，与该起始信号产生电路电性耦接，该第三移位暂存器电路接收该第三致能信号以及该起始信号，并用以产生至少一第三栅极驱动信号。

2.如权利要求1所述的栅极驱动器，其特征在于，该起始信号产生电路包括：

一第一逻辑闸，具有一第一输入端、一第二输入端以及一输出端，该第一逻辑闸的该第一输入端接收该第一致能信号，该第一逻辑闸的该第二输入端接收该第二致能信号；

一第二逻辑闸，具有一第一输入端、一第二输入端以及一输出端，该第二逻辑闸的该第一输入端接收该第二致能信号，该第二逻辑闸的该第二输入端接收该第三致能信号；

一第三逻辑闸，具有一第一输入端、一第二输入端以及一输出端，该第三逻辑闸的该第一输入端接收该第三致能信号，该第三逻辑闸的该第二输入端接收该第一致能信号；

一第一D型正反器，具有一数据输入端、一时脉输入端以及一正相输出端，该第一D型正反器的该数据输入端与该第一逻辑闸的该输出端电性耦接，该第一D型正反器的该时脉输入端接收该第三致能信号；

一第二D型正反器，具有一数据输入端、一时脉输入端以及一正相输出端，该第二D型正反器的该数据输入端与该第二逻辑闸的该输出端电性耦接，该第二D型正反器的该时脉输入端接收该第一致能信号；

一第三D型正反器，具有一数据输入端、一时脉输入端以及一正相输出端，该第三D型正反器的该数据输入端与该第三逻辑闸的该输出端电性耦接，该第三D型正反器的该时脉输入端接收该第二致能信号；

一第四逻辑闸，具有一第一输入端、一第二输入端、一第三输入端以及一输出端，该第四逻辑闸的该第一输入端与该第一D型正反器的该正相输出端电性耦接，该第四逻辑闸的该第二输入端与该第二D型正反器的该正相输出端电性耦接，该第四逻辑闸的该第三输入端与该第三D型正反器的该正相输出端电性耦接；以及

一第四D型正反器，具有一数据输入端、一时脉输入端以及一正相输出端，该第四D型正反器的该数据输入端与该第四逻辑闸的该输出端电性耦接，该第四D型正反器的该时脉输入端接收该第三致能信号，该第四D型正反器的该正相输出端输出该起始信号。

3.如权利要求2所述的栅极驱动器，其特征在于，该第一逻辑闸、该第二逻辑闸以及该第三逻辑闸为或闸，该第一D型正反器、该第二D型正反器、该第三D型正反器为正缘触发D型正反器，该第四逻辑闸为反或闸，该第四D型正反器为负缘触发D型正反器。

4.如权利要求3所述的栅极驱动器，其特征在于，于一第一时段，该第一致能信号的上升缘以及下降缘早于该第二致能信号的上升缘以及下降缘，该第二致能信号的上升缘以及下降缘早于该第三致能信号的上升缘以及下降缘，于一第二时段，该第三致能信号的上升缘早于该第二致能信号的上升缘，该第二致能信号的上升缘早于该第一致能信号的上升缘，该第二致能信号的下降缘早于该第一致能信号的下降缘，该第一致能信号的下降缘早于该第三致能信号的下降缘。