[发明专利]一种逻辑门电路

说明书

本申请实施例提供了一种逻辑门电路，包括：上拉电路和下拉电路；上拉电路包括并联的N个P型TFET；下拉电路包括串联的N个N型MOSFET或者FINFET；N大于1；其中，所述N个P型第一类场效应晶体管的栅极与所述N个N型第二类场效应晶体管的栅极一一电连接，并作为所述逻辑门电路的N个输入端，所述N个P型第一类场效应晶体管的漏极作为所述逻辑门电路的输出端。由于TFET能够在电源电压较小时正常运行，保证了逻辑门电路的功耗较小。同时，MOSFET或者FINFET的驱动电流较大，从而解决了逻辑门电路延迟较长的问题。可见，本申请实施例在保证功耗较小的前提下，进一步解决延迟较长的问题。

技术领域

本申请实施例涉及电子电路领域，尤其是涉及一种逻辑门电路。

背景技术

逻辑门电路指的是能够实现“或非”、“与非”、“或”、或者“与”等基本逻辑运算的电路。

目前，通常采用一种互补金属氧化物半导体(英文：Complementary Metal OxideSemiconductor，简称：CMOS)逻辑门电路实现基本逻辑运算，该CMOS逻辑门电路包括上拉电路和下拉电路，其中上拉电路和下拉电路全部由金属-氧化物-半导体场效应晶体管(英文：Metal-Oxide-Semiconductor Field-Effect Transistor,简称：MOSFET)构成。然而，由于在室温下MOSFET会受到载流子波尔兹曼分布的限制，因此，MOSFET的亚阈值摆幅(英文：subthreshold swing，简称：SS)值无法小于60mV/decade，导致无法在电源电压较小时正常运行，因此具有功耗较大的问题。

为了解决上述问题，一种方案是使用隧穿场效应晶体管(英文：Tunnel fieldeffect transistor，简称：TFET)替代CMOS逻辑门电路中的所有MOSFET。然而，由于TFET是隧穿机制，输出曲线为线性的，进而导致具有驱动电流较小的问题，而驱动电流较小导致无法快速地改变逻辑门电路的输出信号的电平状态，因此会使得逻辑门电路具有延迟较长的问题。

如何使得设计出的逻辑门电路在保证功耗较小的前提下，进一步解决延迟较长的问题，是目前亟待解决的技术问题。

发明内容

本申请实施例解决的技术问题在于提供一种逻辑门电路，在保证功耗较小的前提下，进一步解决延迟较长的问题。

为此，本申请实施例解决技术问题的技术方案是：

第一方面，提供了一种逻辑门电路，包括：上拉电路和下拉电路；所述上拉电路包括并联的N个P型第一类场效应晶体管，其中，所述N个P型第一类场效应晶体管的源极电连接并且所述N个P型第一类场效应晶体管的源极与电源端电连接，所述N个P型第一类场效应晶体管的漏极电连接；所述下拉电路包括串联的N个N型第二类场效应晶体管，所述N个N型第二类场效应晶体管的相邻的两个第二类场效应晶体管中，其中一个第二类场效应晶体管的源极与另一个第二类场效应晶体管的漏极电连接；所述下拉电路的两端中为漏极的一端与所述N个P型第一类场效应晶体管的漏极电连接，所述下拉电路的两端中为源极的一端与地端电连接；所述第一类场效应晶体管包括隧穿场效应晶体管，所述第二类场效应晶体管包括金属-氧化物-半导体场效应晶体管或者鳍式场效应晶体管；N大于1；其中，所述N个P型第一类场效应晶体管的栅极与所述N个N型第二类场效应晶体管的栅极一一电连接，并作为所述逻辑门电路的N个输入端，所述N个P型第一类场效应晶体管的漏极作为所述逻辑门电路的输出端。