[发明专利]静电放电保护装置

说明书

本发明公开了一种静电放电保护装置，包含分压电路、电阻、电容、第一主晶体管、第二主晶体管、第一控制电路及第二控制电路。分压电路耦接于第一系统电压端及第二系统电压端以提供一分压。电阻耦接于第一系统电压端，而电容耦接于电阻。第一主晶体管及第二主晶体管串联于第一系统电压端及第二系统电压端之间。当静电放电事件发生时，第一控制电路根据分压电路及电阻所提供的电压导通第一主晶体管。当静电放电事件发生时，第二控制电路根据分压电路及第一控制电路所提供的电压导通第二主晶体管。

技术领域

本发明涉及一种静电放电(electrostatic discharge)保护装置，尤其是一种适合用于高电源供电电压的静电放电保护装置。

背景技术

随着电子元件的尺寸缩减，电子元件的操作电压也跟着降低。举例来说，现在的内核装置一般会操作在1V以下的电压，而输入/输出装置则会操作在2V以下的电压。如此一来，电子元件的耗能也会随之降低。然而，电子元件也就更容易受到高电压的破坏。因此，当这类型的电子元件因为系统中的应用操作而需要接收到较高的电源供电电压时，就可能造成系统可靠度的问题。

此外，当静电放电保护装置是利用低电压工艺电子元件来制造时，情况还会变得更加复杂。在这种情况下，为了承受其他电路在正常模式下所需的高操作电压，静电放电保护装置所提供的放电路径常常需要包含堆叠(stack)一个以上的晶体管，以避免其中的晶体管击穿(breakdown)损坏。然而，堆叠晶体管常具有无法同步导通的特性，使得静电放电保护装置的导通效率大为降低。再者，如果静电放电保护装置中的晶体管无法迅速导通，放电电流就可能穿透其他电路，并进入其中较为脆弱的功能区块，进而造成损坏。

发明内容

本发明的一实施例提供一种静电放电(electrostatic discharge)保护装置，静电放电保护装置包含分压电路、电阻、电容、第一主晶体管、第二主晶体管、第一控制电路及第二控制电路。

分压电路耦接于第一系统电压端以接收第一电压，并耦接于第二系统电压端以接收第二电压。分压电路提供介于第一电压及第二电压之间的至少一电压。电阻具有第一端及第二端，电阻的第一端耦接于第一系统电压端。电容具有第一端及第二端，电容的第一端耦接于电阻的第二端。第一主晶体管具有第一端、第二端及控制端，第一主晶体管的第一端耦接于第一系统电压端。第二主晶体管具有第一端、第二端及控制端，第二主晶体管的第一端耦接于第一主晶体管的第二端，第二主晶体管的第二端耦接于第二系统电压端。

当静电放电事件发生时，第一控制电路导通第一主晶体管。第一控制电路包含第一端、输入端、第二端及输出端。第一控制电路的第一端耦接于第一系统电压端，第一控制电路的输入端耦接于电阻的第二端，第一控制电路的第二端耦接于分压电路以接收介于第一电压及第二电压之间的第三电压，而第一控制电路的输出端耦接于第一主晶体管的控制端以控制第一主晶体管。

当静电放电事件发生时，第二控制电路导通第二主晶体管。第二控制电路包含第一端、输入端、第二端及输出端。第二控制电路的第一端耦接于第一控制电路的输出端，第二控制电路的输入端耦接于分压电路以接收第三电压或介于第一电压及第二电压之间的第四电压，第二控制电路的第二端耦接于第二系统电压端，而第二控制电路的输出端耦接于第二主晶体管的控制端以控制第二主晶体管。

附图说明

关于本发明的优点与精神可以通过以下的发明详述及所附图得到进一步的了解。

图1为本发明一实施例的静电放电保护装置的示意图。

图2为本发明另一实施例的静电放电保护装置的示意图。

图3为本发明另一实施例的静电放电保护装置的示意图。

图4为本发明一实施例的分压电路的示意图。

图5为本发明另一实施例的分压电路的示意图。

图6为本发明另一实施例的分压电路的示意图。