[发明专利]集成电路的制造方法

说明书

本发明涉及一种集成电路的制造方法，涉及半导体技术，包括：在晶圆上涂有机材料，其中，所述晶圆上包括第一图形区和第二图形区，所述第一图形区在单位面积内图形的数量大于所述第二图形区在单位面积内图形的数量；步骤S2，对有机材料进行显影工艺后的回退刻蚀；步骤S3，在步骤S2的基础上涂有机材料；步骤S4，在步骤S3的基础上对有机材料进行显影工艺后的回退刻蚀；以及步骤S5，进行所述晶圆上介电质的回退刻蚀；以提高半导体产品的良率。

技术领域

本发明涉及一种半导体技术，尤其涉及一种集成电路的制造方法。

背景技术

在半导体集成电路制造中，随着技术节点从65nm到40nm到28nm到14nm，再到10nm一路演化并且往7nm，5nm方向行进，图形的特征尺寸越来越小，很多较大技术节点下的制造工艺在较小技术节点下已不再适用。在较小技术节点下，如扔采用较大技术节点下的制造工艺，将影响晶圆上器件性能，降低产品良率。

发明内容

本发明的目的在于提供一种集成电路的制造方法，在较小技术节点下，消除大焊盘的侧壁尖角，提高半导体产品的良率。

本发明提供的集成电路的制造方法，包括：步骤S1，在晶圆上涂有机材料，其中，所述晶圆上包括第一图形区和第二图形区，所述第一图形区在单位面积内图形的数量大于所述第二图形区在单位面积内图形的数量；步骤S2，对有机材料进行显影工艺后的回退刻蚀；步骤S3，在步骤S2的基础上涂有机材料；步骤S4，在步骤S3的基础上对有机材料进行显影工艺后的回退刻蚀；以及步骤S5，进行所述晶圆上介电质的回退刻蚀。

更进一步的，所述有机材料为光刻胶。

更进一步的，所述有机材料为耐高温富碳涂层材料或低温富碳涂层材料。

更进一步的，还包括步骤S41，在步骤S4的基础上涂光刻胶；以及步骤S42，在步骤S41的基础上对光刻胶进行显影工艺后的回退刻蚀。

更进一步的，所述第一图形区和所述第二图形区均包括至少一焊盘，且第二图形区内的焊盘的体积大于第一图形区内焊盘的体积，经步骤S5后，所述第一图形区内的焊盘的高度等于所述第二图形区内的焊盘的高度。

更进一步的，所述第二图形区包括至少一焊盘，经步骤S5后，所述第二图形区内的焊盘的侧壁不高于所述第二图形区内的焊盘的中心位置的高度。

更进一步的，所述第二图形区包括至少一焊盘，经步骤S4后，所述第二图形区内的光刻胶的高度小于所述第二图形区内的焊盘的高度。

更进一步的，经步骤S2后所述第二图形区内的光刻胶与第一图形区内的光刻胶的高度差大于经步骤S4后所述第二图形区内的光刻胶与第一图形区内的光刻胶的高度差。

更进一步的，经步骤S2后所述第二图形区内的光刻胶与第一图形区内的光刻胶的高度差大于经步骤S42后所述第二图形区内的光刻胶与第一图形区内的光刻胶的高度差。

更进一步的，所述晶圆的关键尺寸小于28nm。

本发明提供的集成电路的制造方法，在较小技术节点下，经过在晶圆上涂光刻胶、光刻胶的回退刻蚀、涂光刻胶及光刻胶的回退刻蚀的步骤，有效减小晶圆上稀疏图形区与密集图形区内光刻胶的高度差，在之后的对晶圆上介电质的回退刻蚀步骤中降低稀疏图形区内光刻胶对介电质回退刻蚀的影响，消除稀疏图形区内焊盘的侧壁尖角，提高半导体产品的良率。

附图说明

图1为一种晶圆的示意图。

图2a至2c分别为现有技术的集成电路的制造过程示意图。

图3a至3e为本发明一实施例的集成电路的制造过程示意图。

图中主要元件附图标记说明如下：