[发明专利]一种支持上注的容错存储器控制器

说明书

本发明提供一种支持上注的容错存储器控制器，基于EDAC纠检错算法，将PROM和SRAM的统一控制模式分解为数据域和校验域的独立控制模式，从而构建了支持星载微处理器程序运行和校验元上注并行执行的模式。通过采用纠检错设计结构与可独立控制的配置寄存器相结合的策略，实现了空间程序的上注，在微处理器的存储器控制器中集成了用于纠检错的EDAC编码器和解码器，采用独立控制的编程模式，本发明具有显著的可扩展性，其不局限于片外存储器的类型、容量、数量，可以扩展编程配置寄存器而支持更多数量的外接存储器，具有良好的可移植性和可复用性，构成了可复用的IP，用于SoC系统快速设计。

技术领域

本发明属于集成电路设计领域，涉及适用于空间飞行器程序上注的容错型存储器控制技术，具体为一种支持上注的容错存储器控制器。

背景技术

得益于微电子技术的飞速发展，空间飞行器广泛采用集成电路实现其小型化、多功能、低功耗的目标。然而，受空间辐射环境的影响，空间高能粒子可能导致集成电路存储器中存储值发生翻转而产生错误的逻辑表达，影响器件的正常功能，被称为单粒子翻转。随着航天应用的不断深入，航天电子器件多采用多模冗余、多机备份和纠检错技术(EDAC)进行单粒子防护，其中，EDAC技术通过增加冗余校验码方式对核心数据进行算法保护，已经逐步成为空间微处理器主流的容错技术。

传统的空间微处理器至少需要PROM和SRAM两类存储器分别存放指令和数据，其中当PROM程序区发生不可恢复的严重故障时，可以将SRAM中备份的程序重新上注到PROM中。但是，当PROM和SRAM分别增加EDAC校验存储器后，执行程序的重新上注将会产生新的问题。这是因为，控制器的工作模式分为正常模式和测试模式，在正常模式下，校验区为透明不可见区域，而在测试模式下，允许统一对PROM和SRAM的EDAC存储器进行读写。这种测试模式的设计保证了在地面调试中能够通过注错验证纠检错逻辑的正确性，但是，这种无差别的测试模式导致在空间运行中一旦处于EDAC测试模式下，那么控制器内部的数据通道因完全切换至EDAC存储器，导致上注程序无法执行而失败。因此，容错型存储控制器如何兼顾程序上注，已经成为空间微处理器设计亟待解决的问题。

中国专利CN104597807A，名称为一种星载综合电子CPU翻转加固系统及方法，将传统非容错式的微处理器通过外接一个ASIC转换芯片，将访问数据扩展出EDAC校验码，并扩展外接EDAC存储器，通过这种方式实现了星载综合电子CPU的可靠性加固。中国专利CN105373444A，名称为一种8位宽外部存储器控制器EDAC校验码的生成方法，它讨论了将数据和校验码统一存储于一个存储体中时，通过一种EDAC校验码的生成方法，将校验码从存储器的尾地址逆序存储，从而能够降低存储控制器因检测外部存储容量而决定校验码起始地址的设计复杂度。中国专利CN105760250A，名称为一种具有码流纠检错功能的单粒子加固FPGA配置电路，它是通过一个编码/纠错电路主动对SRAM型FPGA的配置文件进行检验，对发现的单位错进行修正，以保证FPGA编程程序的正确性。中国专利CN106328195A，名称为一种抗单粒子翻转的SRAM，是将EDAC算法实现于存储器内部，不需要控制器额外的实现纠检错逻辑，在对存储器读写访问时，存储器自身进行数据的检查与纠错。然而，以上发明专利并未涉及到当发生不可恢复的多位故障时，如何保证程序的重新上注过程，而仅实现了单位错的故障修复机制，并不满足实际空间应用需求。

静态存储器作为星载综合电子系统中不可或缺的电子元件，被广泛用于存储程序与数据，即使目前采用抗辐照工艺及抗辐照版图设计技术，仍无法回避单粒子翻转问题，需要采用程序上注的方式实现核心程序的复写，因此存储控制器必须具备程序上注功能。经检索相关专利，尚未发现有解决该问题的方法。

发明内容

针对现有技术中存在的问题，本发明提供一种支持上注的容错存储器控制器，不受存储器件类型的限制，所实现的上注模式并不影响程序的正常执行，有效应对了单粒子效应对星载微处理器的影响。

本发明是通过以下技术方案来实现：