[发明专利]一种协处理器、矩阵运算加速方法及系统

说明书

本申请适用于计算机技术领域，提供了一种协处理器、矩阵运算加速方法及系统，所述协处理器包括：控制器、寄存器组、乘加器MAC阵列、存储器；所述控制器解析向量扩展指令，根据解析结果调用并发送待运算数据到寄存器组；寄存器组转发待运算数据到MAC阵列，并转发运算结果到存储器，所述运算结果由MAC阵列对待运算数据进行矩阵运算得到，所述待运算数据和/或所述运算结果存在在存储器中。这一过程中MAC阵列根据向量扩展指令进行矩阵运算，而向量扩展指令由主处理器根据预设函数生成，保证了通用微处理器的算力；由寄存器组对各种数据进行转发存储，数据存储通道独立于向量扩展指令的接收通道，提高了通用微处理器运算过程中的数据吞吐量。

技术领域

本申请属于计算机技术领域，尤其涉及一种协处理器、矩阵运算加速方法及系统。

背景技术

大数据、云计算、物联网等技术发展的过程中会产生海量需要处理的数据，矩阵运算作为一种通用的数据处理方式，无论是在高性能运算评测过程中，还是在日常应用算法中，都占据着举足轻重的作用。由于矩阵运算数据量大，经常需要对运算过程进行加速处理，常用的矩阵运算加速处理器包括通用微处理器、数字信号处理器(Digital SignalProcessor，DSP)、图形处理器(Graphics Processing Unit，GPU)、专用集成电路(Application Specific Integrated Circuit，ASIC)和现场可编程门阵列(Fieldprogrammable gate array，FPGA)等。通过上述方式虽然能加速矩阵运算过程，但不同的处理器适用的场景不同，还伴随着诸如功耗大、灵活性差等问题。例如通用微处理器虽然其应用生态极好，但运算能力较弱，还不能满足用户的需求。

发明内容

有鉴于此，本申请实施例提供了一种协处理器、矩阵运算加速方法及系统，以解决现有技术中通用微处理器在矩阵运算过程中运算能力差的问题。

本申请实施例的第一方面提供了一种协处理器，所述协处理器包括：控制器、寄存器组、乘加器MAC阵列以及存储器；

所述控制器用于解析协处理器接收的向量扩展指令，还用于根据对所述向量扩展指令的解析结果调用并发送待运算数据到所述寄存器组；

其中，所述向量扩展指令由主处理器根据所述待运算数据和预设函数生成，并通过二者之间的指令通道发送到所述协处理器；

所述寄存器组用于转发所述待运算数据到所述MAC阵列，还用于转发所述MAC阵列对所述待运算数据进行矩阵运算的运算结果到所述存储器，所述寄存器组的组数大于1；

所述MAC阵列用于根据所述解析结果对所接收到的待运算数据进行矩阵运算，以得到运算结果。

所述存储器用于存储所述待运算数据和/或所述运算结果。

本申请实施例的第二方面提供了一种矩阵运算加速方法，所述矩阵运算加速方法包括：

通过指令通道接收主处理器发送的向量扩展指令，解析所述向量扩展指令，得到解析结果，其中，所述向量扩展指令由所述主处理器根据待运算数据和预设函数生成；

根据所述解析结果调用并发送待运算数据到寄存器组，所述寄存器组的组数大于1；

指示所述寄存器组发送所述待运算数据到MAC阵列，所述MAC阵列用于对所述待运算数据进行矩阵运算，以得到运算结果；

指示所述寄存器组转发所述运算结果到存储器进行存储。

本申请实施例的第三方面提供了一种矩阵运算加速系统，所述矩阵运算加速系统包括：

接收单元，用于通过指令通道接收主处理器发送的向量扩展指令，解析所述向量扩展指令，得到解析结果，其中，所述向量扩展指令由所述主处理器根据待运算数据和预设函数生成；