[发明专利]一种协处理器、矩阵运算加速方法及系统

权利要求书

1.一种协处理器，其特征在于，所述协处理器包括：控制器、寄存器组、乘加器MAC阵列以及存储器；

所述控制器用于解析协处理器接收的向量扩展指令，还用于根据对所述向量扩展指令的解析结果调用并发送待运算数据到所述寄存器组；

其中，所述向量扩展指令由主处理器根据所述待运算数据和预设函数生成，并通过二者之间的指令通道发送到所述协处理器，所述预设函数包括至少一条通用函数和至少一条特定函数；

所述寄存器组用于转发所述待运算数据到所述MAC阵列，还用于转发所述MAC阵列对所述待运算数据进行矩阵运算的运算结果到所述存储器，所述寄存器组的组数大于1；

所述MAC阵列用于根据所述解析结果对所接收到的待运算数据进行矩阵运算，以得到运算结果；

所述存储器用于存储所述待运算数据和/或所述运算结果。

2.如权利要求1所述的协处理器，其特征在于，所述协处理器通过指令通道接收所述主处理器发送的所述向量扩展指令。

3.如权利要求1所述的协处理器，其特征在于，根据所述待运算数据的维度和所述MAC阵列的维度之间的关系生成所述预设函数。

4.如权利要求1所述的协处理器，其特征在于，所述预设函数与所述矩阵运算的类型相对应。

5.如权利要求1所述的协处理器，其特征在于，所述MAC阵列包括m*n个MAC，所述m*n个MAC以二维矩阵式结构排列组成所述MAC阵列，其中，m和n均为不小于3的正整数。

6.如权利要求1所述的协处理器，其特征在于，每组所述寄存器组的排列结构与所述MAC阵列的排列结构相同。

7.如权利要求1或6所述的协处理器，其特征在于，所述寄存器组包括寄存器组A、寄存器组B和寄存器组C；

所述寄存器组A用于转发第一待运算数据到所述MAC阵列；

所述寄存器组B用于转发第二待运算数据到所述MAC阵列；

相应地，所述寄存器组C用于转发所述第一待运算数据和第一待运算数据矩阵运算的运算结果到所述存储器。

8.如权利要求1所述的协处理器，其特征在于，所述协处理器还包括片上存储器和/或片外存储器；

所述片上存储器和/或片外存储器通过片上总线与所述协处理器或/和主处理器相连接。

9.如权利要求1所述的协处理器，其特征在于，所述矩阵运算的运算类型包括矩阵加法、矩阵减法、矩阵转置、矩阵乘法、矩阵对位乘法中的一种或多种，进行所述矩阵运算时所述待运算数据的数据类型包括半精度数据、单精度数据和双精度数据。

10.一种矩阵运算加速方法，其特征在于，所述矩阵运算加速方法包括：

通过指令通道接收主处理器发送的向量扩展指令，解析所述向量扩展指令，得到解析结果，其中，所述向量扩展指令由所述主处理器根据待运算数据和预设函数生成，所述预设函数包括至少一条通用函数和至少一条特定函数；

根据所述解析结果调用并发送待运算数据到寄存器组，所述寄存器组的组数大于1；

指示所述寄存器组发送所述待运算数据到MAC阵列，所述MAC阵列用于对所述待运算数据进行矩阵运算，以得到运算结果；

指示所述寄存器组转发所述运算结果到存储器进行存储。

11.一种矩阵运算加速系统，其特征在于，所述矩阵运算加速系统包括：

接收单元，用于通过指令通道接收主处理器发送的向量扩展指令，解析所述向量扩展指令，得到解析结果，其中，所述向量扩展指令由所述主处理器根据待运算数据和预设函数生成，所述预设函数包括至少一条通用函数和至少一条特定函数；

数据发送单元，用于根据所述解析结果调用并发送待运算数据到寄存器组，所述寄存器组的组数大于1；

第一指示单元，用于指示所述寄存器组发送所述待运算数据到MAC阵列，所述MAC阵列用于对所述待运算数据进行矩阵运算，以得到运算结果；

第二指示单元，用于指示所述寄存器组转发所述运算结果到存储器进行存储。